<sup id="asake"></sup> 當前，片上系統(SOC)已成為系統實現的主流技術。流片風險與費用增加、上市時間壓力加大、產品功能愈加復雜等因素使得SOC產業逐漸劃分為IP提供者、SOC設計服務者和芯片集成者三個層次。SOC設計已走向基于IP集成的平臺設計階段，經過嚴格驗證質量可靠的IP核成為SOC產業中的重要一環。 GPIB控制器芯片是組建自動測試系統的核心，在測試領域應用廣泛。本人通過查閱大量的技術資料，分析了集成電路在國內外發展的最新動態，提出了基于FPGA的自主知識產權的GPIB控制器IP核的設計和實現。 本文首先討論了基于FPGA的GPIB控制器的背景意義，接著對FPGA開發所具備的基本知識作了簡要介紹。文中對GPIB總線進行了簡單的描述，根據芯片設計的主要思想，重點在于論述怎樣用FPGA來實現IEEE-488.2協議，并詳細闡述了GPIB控制器的十種接口功能及其狀態機的IP核實現。同時，對數據通路也進行了較為細致的說明。在設計的時候采用基于模塊化設計思想，用VerilogHDL語言完成各模塊功能描述，通過Synplifv軟件的綜合，用Modelsim對設計進行了前、后仿真。最后利用生成的模塊符號采取類似畫電路圖的方法完成整個系統芯片的lP軟核設計，并用EDA工具下載到了FPGA上。 為了更好地驗證設計思想，借助EDA工具對GPIB控制器的工作狀態進行了軟件仿真，給出仿真結果，仿真波形驗證了GPIB控制器的工作符合預想。最后，本文對基于FPGA的GPIB控制器的IP核設計過程進行了總結，展望了當前GPIB控制器設計的發展趨勢，指出了開展進一步研究需要做的工作。
上傳時間： 2013-04-24
上傳用戶：rockjablew
伴隨著多媒體顯示和傳輸技術的發展,人們獲得了越來越高的視聽享受。從傳統的模擬電視,到標清、高清、全高清。與顯示技術發展結伴而行的是顯示接口技術的發展,從模擬的AV端子,S-Video和VGA接口,到數字顯示的DVI接口,技術上經歷了一個從模擬到數字,從并行到串行,從低速到高速的發展過程。 HDMI是最新的高清晰度多媒體接口,它的規范由Silicon Image等七家公司提出,具有帶寬大,尺寸小,傳輸距離長和支持正版保護等功能,符合當今技術的發展潮流,一經推出,就獲得了巨大的成功。成為平板顯示器、高清電視等設備的標準接口之一,并獲得了越來越廣泛的應用。 從上世紀80年代XILINX發明第一款FPGA芯片以來,FPGA就以其體系結構和邏輯單元靈活,運算速度快,編程方便等優點廣泛應用與IC設計、系統控制、視頻處理、通信系統、航空航天等諸多方面。 本文利用ALTERA的一款高端FPGA芯片EP2S180F1508C3為核心,配合Silicon Image的專用HDMI接收芯片搭建了一個HDMI的接收顯示平臺。針對HDMI帶寬寬,數據量大的特點,使用了新型的DDR2 SDRAM作為視頻信號的輸入和輸出緩沖。在硬件板級設計上,針對HDMI和DDR2的相關高速電路,采用了一系列的高速電路設計方法,有效的避免了信號的反射,串擾等不良現象。同時在對HDMI規范和DDR2 SDRAM時序規范的深入研究的基礎上,在ALTERA的開發平臺QUARTUSII上編寫了系統的頂層模塊和相關各功能子模塊,并仿真通過。 論文的主要工作和創新點表現在以下幾個方面： 1、論文研究了最新的HDMI接口規范和新型存儲器件DDR2的時序規范。 2、論文搭建的整個系統相當龐大,涉及到相關的規范、多種芯片的資料、各種工具軟件的使用、原理圖的繪制和PCB板的布局布線,直至后期的編程仿真,花費了作者大量的時間和精力。 3、論文首次使用FPGA來處理HDMI信號且直接驅動顯示器件,區別于-般的ASIC方案。 4、論文對高速電路特別是的DDR2布局布線,采用了一系列的專門措施,具有一定的借鑒價值。
上傳時間： 2013-06-22
上傳用戶：784533221
對弓網故障的檢測在列車提速的今天顯得尤其重要，原始故障圖像數據量的巨大使實時存儲和傳輸故障圖像極其困難。JPEG作為一種低復雜度、高壓縮比的圖像壓縮標準在多媒體、網絡傳輸等領域得到廣泛的應用。和相同圖像質量的其它常用文件格式(如GIF，TIFF，PCX)相比，JPEG是目前靜態圖像中壓縮比最高的。 FPGA以其設計靈活、高速的卓越特性，逐漸成為許多應用中首先器件，尤其是與Verilog和VHDL等語言的結合，大大變革了電子系統的設計方法，加速了系統的設計進程。 本文旨在研究并實現一種實時采集并對特定幀進行壓縮傳輸的方法。通過采用可編程邏輯器件FPGA來實現整個采集、顯示、壓縮和傳輸，使系統具有可定制、高速度等優點。 本文首先介紹了開發硬件可編程邏輯門陣列FPGA及其開發語言Veridlog，并介紹了FPGA的設計方法及開發流程；接著介紹了PAL制視頻采集的相關知識及設計，其中主要包括基于I2C總線的模擬視頻解碼控制、視頻的數字化ITU-R BT.601標準介紹及視頻同步信號的獲取、基于SDRAM的視頻幀存儲、VGA顯示控制設計；隨后介紹了JPEG標準，并根據故障檢測的特點，設計了針對灰度圖像壓縮的JPEG編碼器，設計中先分別對組成JPEG編碼器的二維DCT變換模塊、量化模塊、Z字掃描模塊、變換直流系數的差分脈沖編碼模塊、交流系數的游程編碼模塊、哈夫曼編碼模塊及打包模塊進行了仿真測試，然后再對整個JPEG編碼器進行了測試；最后設計了單幀視頻的SRAM緩存，并將緩存的源圖像采用本文設計的JPEG編碼器進行壓縮，再設計一個僅包含發送功能的UART 將壓縮后的碼流傳輸到PC機，在PC機上通過將接收的碼流以ASCⅡ碼的形式還原為采集圖片。 本文實現了整個采集壓縮系統，同時也進一步驗證了本文設計的灰度圖像JPEG編碼器的正確性。相信本文無論是對弓網故障的圖像檢測，還是對于JPEG編碼器的芯片設計都有一定的參考價值。
上傳時間： 2013-04-24
上傳用戶：cuiqiang
基于ISD4004芯片的語音錄放設計,內含詳細說明，程序代碼。
上傳時間： 2013-06-29
上傳用戶：hakim
圖像采集系統是數字圖像信號處理過程中不可缺少的重要部分，它將前端相機所捕獲的模擬信號轉化為數字信號，或者直接從數字相機中獲取數字信號，然后通過高速的計算機總線傳回計算機，憑借計算機的強大的運算、數據存儲與處理等操作能力，可以方便快捷地對信號進行分析處理，具有人機友好、功能靈活、可移植性強等優點。隨著對數據傳送速度要求的提高，PCI總線以其高的數據傳輸率，即插即用，低功耗等眾多優點，得到廣泛的應用。本文針對PCI總線接口電路使用的廣泛性，介紹了PLX公司橋接芯片PCI9054主模式的工作原理和中斷機制，采用可編程邏輯器件FPGA實現與PCI9054的本地接口的信號轉換，給出了邏輯實現方案和仿真圖。本文針對FPGA中各功能模塊的邏輯設計進行了詳細分析，并對每個模塊都給出了精確的仿真結果。同時，文中還在其它章節詳細介紹了系統的硬件電路設計、并行接口設計、PCI接口設計、PC端控制軟件設計以及用于調試過程中的SignalTapⅡ嵌入式邏輯分析儀的使用方法，并且也對系統的仿真結果和測試結果給出了分析及討論。最后還附上了系統的PCB版圖、FPGA邏輯設計圖、實物圖及注釋詳細的相關源程序清單。在文章的軟件設計部分介紹了WinDriver驅動開發工具，利用WinDriver工具，在WindowsXP系統下實現設備的驅動程序開發，完成主模式數據傳輸和設備中斷的功能。
上傳時間： 2013-06-03
上傳用戶：com1com2
串行數字接口SDI是目前使用最廣泛的數字視頻接口。它是遵循SMPTE-259M和EBtJ-Tech-3267標準制定的，己經被世界上眾多數字視頻設備生產廠家普遍采納并作為標準視頻接口，主要用在非線性編輯系統、視頻服務器、虛擬演播室以及數字切換矩陣和數字光端機等場合。 以往的SDI接口在實現方法上有成本高、靈活性低等缺點，針對這些不足，本文在研究串行數字接口工作原理的基礎上，提出了一種基于FPGA的標清串行數字接口(SD-SDI)的設計方案，并使用SOPC Builder構成一個Nios II處理器系統，將SDI接口以IP核形式嵌入到FPGA內部，從而提高系統的集成度，使之具有視頻數據處理速度快、實時性強、性價比高的特點。具體研究內容包括： 1.在分析SDI接口的硬件結構和工作原理的基礎上，提出了串行數字接口的嵌入式系統設計方法，完成了SDI接口卡的FPGA芯片內部配置以及驅動電路、均衡電路、電源電路等硬件電路設計。 2.采用軟邏輯方法實現SDI接口的傳輸功能，進行了具體的模塊化設計與仿真。 3.引入Nios II嵌入式軟核處理器對數據進行處理，設計了視頻圖像數據的采集程序。 該傳輸系統以Altera公司的Cyclone II EP2C35F672C8為核心芯片，通過發送和接收電路的共同作用，能夠完成標清數字視頻信號的傳輸，初步確立了以SDI接口為數據源的視頻信號傳輸系統的整體模式和框架。
上傳時間： 2013-04-24
上傳用戶：標點符號
本文的設計采用FPGA來實現π/4DQPSK調制解調。采用π/4DQPSK的調制解調方式是基于頻帶利用率、誤比特率(即抗噪性)和實現復雜性等綜合因素的考慮；采用FPGA進行實現是考慮到高速的數據處理以及AD和DA的高速采樣。 本課題主要包含以下幾個方面的研究： 首先對π/4DQPSK技術的應用發展情況做簡單介紹，并對其調制解調原理進行了詳細的闡述。在理解原理的基礎上，將調制解調進行模塊化劃分，提出了實現的思路和方法。其中包括串并轉換，差分相位編碼，內插，成形濾波器，正交調制，帶通濾波器及希爾伯特變換，解調，位同步，載波同步，差分相位解碼。 其次在FPGA上實現了π/4DQPSK的大部分模塊。其中調制端的各個模塊的功能都已經實現，并綜合在一起，下載到開發板上進行了在線仿真。其中成形濾波器的設計大大降低了FPGA的資源開銷，是本次設計的創新；解調端對載波同步和位同步提出了設計思路，具體的實現還需要進一步的研究；接口電路的測試和在線仿真已經完成。 最后提出了硬件實現的方案以及三種芯片的選型與設計，給出了簡要的電路圖和時序圖。
上傳時間： 2013-08-03
上傳用戶：fzy309228829
差分跳頻(DFH)是集跳頻圖案、信息調制與解調于一體，是一個全面基于數字信號處理的全新概念的通信系統，其技術體制和原理與常規跳頻完全不同，較好地解決了數據速率和跟蹤干擾等問題，代表了當前短波通信的一個重要發展方向。美國Sanders公司推出了名為CHESS的新型短波跳頻通信系統，并獲得了成功，但我國對該體制和技術的研究還處于初始階段，目前還不太成熟，離實際應用還有一段距離。 本文主要基于FPGA芯片的基礎上對差分跳頻進行了研究，用FPGA來實現數字信號處理可以很好地解決并行性和速度問題，而且其靈活的可配置特性，使得FPGA構成的DSP系統非常易于修改、測試及硬件升級。而且設計中盡量采用軟件無線電體系結構，減少模擬環節，把數字化處理盡量靠近天線，從而建立一個通用、標準、模塊化的硬件平臺，用軟件編程來實現差分跳頻的各種功能，從基于硬件的設計方法中解放出來。 本文首先介紹了課題背景及研究的意義，闡述了目前差分跳頻中頻率合成跟頻率識別的實現方案。在頻率合成中，著重對DDS的相位截斷誤差及幅度量化誤差進行仿真，找出基于FPGA實現的最佳參數及改善方法。在頻率識別中，基于Xilinx公司提供FFT IP核，接收端中的位同步，頻率識別均在FFT的理論上進行設計。最后根據設計方案制作基于FPGA的電路板。 設計中跳頻圖案、直接數字頻率合成器、頻率識別、位同步、跳頻圖案恢復、線性調頻z變換等模塊均采用Verilog和VHDL兩種通用硬件描述語言進行設計，以便能夠在所有廠家的FPGA芯片中移植。
上傳時間： 2013-07-22
上傳用戶：yezhihao
根據交通部公布的數據，交通事故呈逐年上升趨勢，交通事故不僅給公民的財產造成了損失，而且給公民的人身安全也會造成威脅。因此如何更好地避免交通事故成為一個焦點課題，汽車安全系統更是成為汽車生產商和研究機構的研究熱點。 當前汽車安全系統有兩大種類：一是被動式安全系統。例如：安全帶，安全氣囊等。二是主動式安全系統。主動安全系統又分為主動被動式和主動自動式。前者有ABS等。后者有汽車自動防撞系統和倒車雷達等。 本文采用激光測距系統，開發一種汽車在高速公路上行駛的主動式防撞系統，本文的重點是開發測距預警系統，采用專門的激光測距芯片和接收芯片，并采用FPGA(Filed Programmable Gate Array)作為主控芯片，對前車進行有效的監控，根據檢測得到的數據，實時提出建議和報警，提醒駕駛員減速或者采取制動措施，從而達到預防追尾碰撞的目的。本文工作主要有以下幾個方面： 1) 在比較分析激光、雷達和毫米波等測距方法的基礎上，根據市場需求及潛在用戶分析，確定采用激光脈沖測距方式。針對激光脈沖測距存在的技術難題，提出以FPGA作為系統核心控制模塊的測距系統設計方案。 2) 根據對車載動態測距系統測量精度、測量頻率和測量范圍的基本要求，結合脈沖激光測距的特點，提出采用多頭脈沖激光測距和多周期脈沖測量的技術方案。該方案可有效提高系統測距精度和測量范圍，降低系統成本。 3) 基于上述方案，完成了基于FPGA的多頭脈沖激光測距系統的各功能模塊的詳細設計、功能仿真、綜合優化及板級測試實驗。實驗表明，各主要功能模塊基本達到預期設計要求，為測距系統的后期開發奠定了基礎。 4) 完成了激光測距傳感器外圍光電轉換電路、電源轉換電路及通訊接口的設計、制作、安裝及實驗室調試。 5) 最后對論文研究工作進行了總結，提出了系統的不足之處和進一步研究工作的方向。
上傳時間： 2013-05-27
上傳用戶：yatouzi118
在傳統的電力電子電路中，DC/DC變換器通常采用模擬電路實現電壓或電流的控制。數字控制與模擬控制相比，有著顯著的優點，數字控制可以實現復雜的控制策略，同時大大提高系統的可靠性和靈活性，并易于實現系統的智能化。但目前數字控制基本上限于電力傳動領域，DC/DC變換器由于其開關頻率較高，一般其外圍功能由DSP或微處理器完成，而控制的核心，如PWM發生等大多采用專用控制芯片實現。FPGA由于其快速性、靈活性及保密性等優點，近年來在數字控制領域受到越來越多的關注?；贔PGA的DC/DC變換器是電力電子領域重要的研究方向之一。本文研究了同步Buck變換器的建模、設計及仿真，采用Xinlix的VIRTEX-Ⅱ PRO FPGA開發板實現了Buck變換器的全數字控制。 論文首先從Buck變換器的理論分析入手，根據它的物理特性，研究了該變換器的狀態空間平均模型和小信號分析。為了獲得高性能的開關電源，提出并分析了混雜模型設計方案，然后進行了控制器設計。并采用MATLAB/SIMULINK建立了同步Buck電路的仿真模型，并進行仿真研究。浮點仿真的運算精度與溢出問題，影響了仿真的精度。為了克服這些不足，作者采用了定點仿真方法，得到了滿意的仿真結果。論文還著重論述了開關電源的數字控制器部分，數字控制器一般由三個主要功能模塊組成：模數轉換器、數字脈寬調制器(Digital PulseWidth Modulation：DPWM)和數字補償器。文中重點研究了DPWM和數字補償器，闡述了目前高頻數字控制變換器中存在的主要問題，特別是高頻狀態下DPWM分辨率較低，影響控制精度，甚至引起極限環(Limit Cycling)現象，對DPWM分辨率的提高與系統硬件工作頻率之間的矛盾、DPWM分辨率與A/D分辨率之間的關系等問題作了全面深入的分析。論文提出了一種新的提高DPWM分辨率的方法，該方法在不提高系統硬件頻率的前提下，采用軟件使DPWM的分辨率大大提高。作者還設計了兩種數字補償器，并進行了分析比較，選擇了合適的補償算法，達到了改善系統性能的目的。 設計完成后，作者使用ISE 9.1i軟件進行了FPGA實現的前、后仿真，驗證了所提出理論及控制算法的正確性。作者完成了Buck電路的硬件制作及基于FPGA的軟件設計，采用32MHz的硬件晶振實現了11-bit的DPWM分辨率，開關頻率達到1MHz，得到了滿意的系統性能，論文最后給出了仿真和實驗結果。
上傳時間： 2013-07-23
上傳用戶：kristycreasy
