TI的dsp仿真器xd510的自制原理圖，經測試完全可以使用。使用芯片cy7c68013a，sn74act8990，emp7032，244.
上傳時間： 2013-04-24
上傳用戶：魚魚魚yu
逆變控制器的發(fā)展經歷從分立元件的模擬電路到以專用微處理芯片（DSP/MCU）為核心的電路系統(tǒng)，并從數(shù)模混合電路過渡到純數(shù)字控制的歷程。但是，通用微處理芯片是為一般目的而設計，存在一定局限。為此，近幾年來逆變器專用控制芯片（ASIC）實現(xiàn)技術的研究越來越受到關注，已成為逆變控制器發(fā)展的新方向之一。本文利用一個成熟的單相電壓型PWM逆變器控制模型，圍繞逆變器專用控制芯片ASIC的實現(xiàn)技術，依次對專用芯片的系統(tǒng)功能劃分，硬件算法，全系統(tǒng)的硬件設計及優(yōu)化，流水線操作和并行化，芯片運行穩(wěn)定性等問題進行了初步研究。首先引述了單相電壓型PWM逆變器連續(xù)時間和離散時間的數(shù)學模型，以及基于極點配置的單相電壓型PWM逆變器電流內環(huán)電壓外環(huán)雙閉環(huán)控制系統(tǒng)的設計過程，同時給出了仿真結果，仿真表明此系統(tǒng)具有很好的動、靜態(tài)性能，并且具有自動限流功能，提高了系統(tǒng)的可靠性。緊接著分析了FPGA器件的特征和結構。在給出本芯片應用目標的基礎上，制定了FPGA目標器件的選擇原則和芯片的技術規(guī)格，完成了器件選型及相關的開發(fā)環(huán)境和工具的選取。然后系統(tǒng)闡述了復雜FPGA設計的設計方法學，詳細介紹了基于FPGA的ASIC設計流程，概要介紹了僅使用QuartusII的開發(fā)流程，以及Modelsim、SynplifyPro、QuartusII結合使用的開發(fā)流程。在此基礎上，進行了芯片系統(tǒng)功能劃分，針對：DDS標準正弦波發(fā)生器，電壓電流雙環(huán)控制算法單元，硬件PI算法單元，SPWM產生器，三角波發(fā)生器，死區(qū)控制器，數(shù)據(jù)流/控制流模塊等逆變器控制硬件算法/控制單元，研究了它們的硬件算法，完成了模塊化設計。分析了全數(shù)字鎖相環(huán)的結構和模型，以此為基礎，設計了一種應用于逆變器的，用比例積分方法替代傳統(tǒng)鎖相系統(tǒng)中的環(huán)路濾波，用相位累加器實現(xiàn)數(shù)控振蕩器（DCO）功能的高精度二階全數(shù)字鎖相環(huán)（DPLL）。分析了“流水線操作”等設計優(yōu)化問題，并針對逆變器控制系統(tǒng)中，控制系統(tǒng)算法呈多層結構，且層與層之間還有數(shù)據(jù)流聯(lián)系，其執(zhí)行順序和數(shù)據(jù)流的走向較為復雜，不利于直接采用流水線技術進行設計的特點，提出一種全新的“分層多級流水線”設計技術，有效地解決了復雜控制系統(tǒng)的流水線優(yōu)化設計問題。本文最后對芯片運行穩(wěn)定性等問題進行了初步研究。指出了設計中的“競爭冒險”和飽受困擾之苦的“亞穩(wěn)態(tài)”問題，分析了產生機理，并給出了常用的解決措施。
上傳時間： 2013-05-28
上傳用戶：ice_qi
本文主要介紹了基于FPGA的無線信道盲均衡器的設計與實現(xiàn),在算法上選擇了比較成熟的DDLMS和CMA相結合的算法,結構上采用四路正交FIR濾波器模型.在設計的過程中我們采取了用MATLAB進行算法仿真,VerilogHDL語言進行FPGA設計的策略.在硬件描述語言的設計流程中,信道盲均衡器運用了Top-Down的模塊化設計方法,大大縮短了設計周期,提高了系統(tǒng)的穩(wěn)定性和可擴展性.測試結果表明均衡器所有的性能指標均達到預定目標,且工作性能良好,均衡效果較為理想,能夠滿足指標要求.本課題所設計和實現(xiàn)的信道盲均衡器,為FPGA芯片設計技術做了有益的探索性嘗試,對今后無線通信系統(tǒng)中的單芯片可編程系統(tǒng)(SOPC)的設計運用有著積極的借鑒意義.
上傳時間： 2013-07-11
上傳用戶：lwwhust
在嵌入式系統(tǒng)的開發(fā)過程中，仿真器是一個必不可少的開發(fā)工具。特別是對于初級嵌入式系統(tǒng)開發(fā)工程師，借助一個功能強大的仿真器進行開發(fā)工作，可以達到事半功倍的效果。一個嵌入式仿真、調試系統(tǒng)支持單步執(zhí)行、設置斷點、觀察變量內容及寄存器內容等功能。開發(fā)人員可以通過各類調試功能觀察變量和寄存器的變化，從而可以很清楚的了解整個程序運行的狀況，及時的調整和修改程序，并不需要反復的向芯片燒寫程序，就可以完成對于程序的調試工作。 @@ 本文在分析了目前市場上常用仿真器的設計原理的基礎上，提出了以三星公司的S3C44BO ARM7處理器為主CPU，通過以太網接口進行數(shù)據(jù)傳輸?shù)腁RMJTAT仿真器的設計方案。利用這種仿真器進行程序調試，不僅可以大幅度的提高下載速度，還可以實現(xiàn)仿真器資源的共享，而且調試時程序是在目標板上運行，仿真更接近于目標硬件。 @@ 文中首先對于傳統(tǒng)仿真器的設計原理、作用、存在的問題進行了研究，然后提出了基于S3C44BO的以太網接口的ARM-JTAG仿真器的設計。該仿真器的設計主要分為以下幾步：第一，提出總體設計方案，包括硬件的設計及軟件的設計。第二，詳細介紹該仿真器的硬件結構設計和程序開發(fā)過程，其中特別對以太網接口的設計進行了研究。第三，總結了該仿真器的功能、特點。 @@關鍵詞：仿真器；S3C44BO；以太網接口；JTAG；LwIP
上傳時間： 2013-06-16
上傳用戶：253189838
現(xiàn)在，下一代嵌入式微處理器和軟件面臨著不斷減小的產品壽命。而由此產生的縮短的研發(fā)周期則要求設計者能夠在更短的時間內開發(fā)出更為復雜的處理器和軟件。為了解決這個問題，嵌入式系統(tǒng)的仿真逐漸成為在新的可編程結構的開發(fā)中必不可少的工具。對于嵌入式系統(tǒng)仿真核心的指令集仿真器，由于普遍使用的解釋型仿真器的性能較低，從十幾年前開始，人們就開始了對編譯型指令集仿真器的研究。但是，由于編譯技術的限制，它從來沒有能夠在商業(yè)產品中推廣。 ARM公司06年新推出的Cortex-M3系列芯片已經廣泛應用在無線傳感器網絡等領域。本文將針對基于ARM Cortex-M3的嵌入式系統(tǒng)設計出一個仿真平臺，以ARM Cortex-M3 所采用最新的Thumb-2 指令集作為目標指令集，設計了其仿真器，給出了一種優(yōu)化的解釋型指令仿真機。 1.首先介紹了Thumb-2 指令集的編程模型，包括目標指令集支持的處理器的模式、寄存器和存儲器的組織。 2.其次建立了仿真平臺。在平臺的建立過程中，設計了結合編譯技術速度和解釋技術靈活性的仿真機；完成了Thumb-2 指令集體系結構的描述；實現(xiàn)了存儲器接口，從而可以滿足目標指令集對存儲器的訪問要求；介紹了ELF 文件格式，并設計了將ELF 文件中的指令和數(shù)據(jù)裝入存儲器的裝載程序。 3.最后以一個基于ARM Cortex-M3 處理器的機器小車嵌入式系統(tǒng)為例，對仿真平臺進行功能上的驗證。
標簽： Cortex-M ARM txt 嵌入式系統(tǒng)
上傳時間： 2013-07-19
上傳用戶：111111112
該文結合"10M/100M以太網交換芯片的設計"課題,介紹了以太網技術發(fā)展的概況和IP CORE、SoC的設計方法,闡述了以太網交換原理及關鍵技術,研究了CSMA/CD協(xié)議、交換機、VLAN的原理和數(shù)據(jù)流優(yōu)先技術及流量控制,在此基礎上完成了10M/100M以太網交換芯片的主要模塊的設計方案和實現(xiàn)框圖.同時結合Philip公司的IC總線的工作原理,給出了10M/100M以太網交換芯片的設計方案中的IC接口模塊的FPGA設計的驗證和仿真,并對仿真結果進行分析比較,驗證了IC接口模塊可以作為一個軟核來使用.
上傳時間： 2013-07-18
上傳用戶：jichenxi0730
自上個世紀九十年代以來，我國著名學者、現(xiàn)中國科學院院士、清華大學陳難先教授等人使用無窮級數(shù)的Mobius反演公式解決了一系列重要的應用物理中的逆問題，例如費米體系逆問題、信號處理等，開創(chuàng)了應用、推廣數(shù)論中的Mobius變換解決物理學中各種逆問題的巧妙方法，其工作在1990年得到了世界著名的《NATURE》雜志的整版專評與高度評價。華僑大學蘇武潯、張渭濱教授等則把Mobius變換的方法應用于幾種常用波形（包括周期矩形脈沖，奇偶對稱方波和三角波等）的傅立葉級數(shù)的逆變換運算，得到正、余弦函數(shù)及一般周期信號的各種常用波形的信號展開；并求得了與各種常用波形信號函數(shù)族相正交的函數(shù)族，以用于各展開系數(shù)的計算與信息的解調；而后把它們應用到通信系統(tǒng)中，提出了一種新的通信系統(tǒng)，即新型Chen-Mobius通信系統(tǒng)。 在新型通信系統(tǒng)中，把這種正交函數(shù)族應用于系統(tǒng)的相干調制解調中，取代傳統(tǒng)通信系統(tǒng)中調制解調所采用的三角正交函數(shù)族。正是這種正交函數(shù)族使得通信系統(tǒng)的傳輸性能大大提高，保密性加強，而且正交函數(shù)族產生很方便。 本文從軟件仿真和硬件實現(xiàn)兩個方面對Chen-Mobius通信系統(tǒng)進行了驗證。首先，利用MATLAB軟件構建Chen-Mobius數(shù)字通信系統(tǒng)，通過計算機編程，對Chen-Mobius單路、四路和八路的數(shù)字通信系統(tǒng)進行仿真分析，對該系統(tǒng)在不同信噪比情況下的錯誤概率進行了計算，并繪出了信噪比-錯誤概率曲線；其次，在QuartusⅡ軟件平臺上，利用VHDL語言文本輸入和原理圖輸入的方法構建Chen-Mobius數(shù)字通信系統(tǒng)，對該系統(tǒng)進行了仿真，包括設計綜合、引腳分配、仿真驗證、時序分析等；再次，在QuartusⅡ軟件仿真的基礎上，在Altera公司的Stratix GX芯片上，實現(xiàn)了硬件的編程和下載，從而完成了Chen-Mobius數(shù)字通信系統(tǒng)的FPGA實現(xiàn)；最后，從MATLAB軟件仿真和硬件實現(xiàn)的結果出發(fā)，通過分析系統(tǒng)的性能，簡單展望了Chen-Mobius數(shù)字通信系統(tǒng)的應用前景。 本文通過軟件仿真得到了Chen-Mobius數(shù)字通信系統(tǒng)的信噪比-錯誤概率曲線，從理論上驗證了該系統(tǒng)的強的抗干擾能力；利用FPGA完成了系統(tǒng)的硬件實現(xiàn)，從實際上驗證了該系統(tǒng)的可實現(xiàn)性。從兩方面都可以說明，Chen-Mobius通信系統(tǒng)雖然只是一個新的起點，但它卻預示著光明的應用前景。
標簽： ChenMobius MATLAB FPGA 數(shù)字通信系統(tǒng)
上傳時間： 2013-05-19
上傳用戶：sa123456
現(xiàn)場可編程門陣列(FPGA)器件是能通過對其進行編程實現(xiàn)具有用戶規(guī)定功能的電路，特別適合集成電路的新品開發(fā)和小批量ASIC電路的生產。近幾年來，F(xiàn)PGA的發(fā)展非常迅速，但目前國內廠商所使用的FPGA芯片主要還是從國外進口，這種狀況除了給生產廠家?guī)砗艽蟮某杀緣毫σ酝猓瑫r也影響到國家信息產業(yè)的保密和安全問題，因此在國內自主研發(fā)FPGA便成為一種必然的趨勢。 基于上述現(xiàn)實狀況及國內市場的巨大需求，中國電子科技集團公司第58研究所近年來對FPGA進行了專項研究，本論文正是作為58所專項的一部分研究工作的總結。本文深入研究了FPGA的相關設計技術，并進行了實際的FPGA器件設計，研究工作的重點是在華潤上華(CSMC)0.5μm標準CMOS工藝基礎上進行具有6000有效門的FPGA的電路設計與仿真。 論文首先闡述了可編程邏輯器件的基本結構，就可編程邏輯器件的發(fā)展過程及其器件分類，對可編程只讀存儲器、現(xiàn)場可編程邏輯陣列、可編程陣列邏輯、通用邏輯陣列和復雜PLD等的基本結構特點進行了討論。接著討論了FPGA的基本結構與分類及它的編程技術，另外還闡述了FPGA的集成度和速率等相關問題。并根據(jù)實際指標要求確定本文研究目標FPGA的基本結構和它的編程技術，在華潤上華0.5μm標準CMOS工藝的基礎上，進行一款FPGA芯片的設計研究工作。進行了可編程邏輯單元的基本結構的設計，并用CMOS邏輯和NMOS傳輸管邏輯實現(xiàn)了函數(shù)發(fā)生器、快速進位鏈和觸發(fā)器的電路設計，并對其進行了仿真，達到了預期的目標。
上傳時間： 2013-07-18
上傳用戶：zaizaibang
近年來,隨著微電子技術的高速發(fā)展,數(shù)字圖像壓縮編碼技術的逐漸成熟,實時圖象處理在多媒體、HDTV、圖像通信等領域有著越來越廣泛的應用,圖像壓縮/解壓的IC芯片也已成為多媒體技術的核心,實現(xiàn)這些算法芯片的研究成為信息產業(yè)的新熱點.該文基于FPGA設計了JPEG圖像壓縮編解碼芯片,通過改進算法優(yōu)化結構,在合理地利用硬件資源的條件下,有效地挖掘出算法內在的并行性.在JPEG編碼器設計中,改進了JEONG的DCT變換算法,采用流水線優(yōu)化算法解決時間并行性問題,提高了DCT/IDCT模塊的運算速度;設計了基于查找表結構的定點乘法器,便于在設計中共享乘法單元,以適應流水線設計的要求;依據(jù)Huffman編碼表的規(guī)律性,采用并行查找表結構,用較少的存儲單元完成Huffman編解碼的運算,同時也提高了編解碼速度.在JPEG解碼器設計中,根據(jù)Huffman碼字本身的特點和JPEG標準,設計了一種Huffman碼字分組結構,基于該結構提出分組Huffman查找表及地址編碼的設計方法,進而完成了新的快速Huffman解碼算法及其模塊設計.整個設計及其各個模塊都在ALTERA公司的EDA工具QUARTUSII平臺上進行了邏輯綜合及功能和時序仿真.綜合和仿真結果表明,基于FPGA的JPEG圖像編解碼芯片消耗很少的FPGA硬件資源,達到了較高的工作頻率,在速度和資源利用率方面均達到了較優(yōu)的狀態(tài),可滿足實時JPEG圖像編解碼的要求.在邏輯設計的基礎上,該設計可以進一步作硬件仿真和實驗,將源代碼燒錄進FPGA芯片,作為獨立器件或有自主知識產權的JPEG IP模塊,應用于可視電話、手機和會議電視等低成本JPEG編解碼系統(tǒng)的實現(xiàn).
上傳時間： 2013-05-31
上傳用戶：yuying4000
MPEG-4是目前非常流行的視頻壓縮標準,基于MPEG-4的視頻處理系統(tǒng)有兩種體系結構:可編程結構和專用結構.可編程結構靈活,適用范圍廣,易于升級,但電路復雜,電路功耗大.專用視頻編解碼器結構硬件開銷小,處理速度高.該文主要研究專用的MPEG-4視頻編解碼芯片設計方法.目前市場上MPEG-4視頻編解碼芯片主要是Simple Profile級別的,而我們設計的芯片要實現(xiàn)Advanced Simple Profile級別.該文采用了一種基于大規(guī)模FPGA的軟硬件相結的芯片設計方案,我們設計了基于FPGA的MPEG-4芯片設計開發(fā)平臺,完成算法的硬件仿真與測試.論文圍繞基于FPGA的MPEG-4芯片開發(fā)系統(tǒng)設計,分為兩個部分.第一部分介紹了目前國內外實現(xiàn)MPEG-4視頻處理系統(tǒng)的主要方法和應用,概述了國際上MPEG-4視頻編解碼芯片設計的一般方法及其發(fā)展趨勢,詳細描述了我們的基于FPGA的MPEG-4編解碼芯片開發(fā)系統(tǒng)的結構.第二部分重點講述了基于FPGA的MPEG-4芯片開發(fā)系統(tǒng)各個電路模塊的設計,包括電源模塊、FPGA配置模塊、時鐘生成模塊、視頻輸入/輸出模塊、RS232串口模塊、以太網接口模塊、USB接口模塊等.同時也介紹了I
標簽： MPEG4 FPGA 編解碼芯片 開發(fā)系統(tǒng)
上傳時間： 2013-06-15
上傳用戶：it男一枚
