這是LABVIEW的仿真程序,對于學(xué)習(xí)LABVIEW是個約好的途徑.有壓路機(jī)廳村廳在要椏 非機(jī)動車
標(biāo)簽： LABVIEW 仿真程序
上傳時間： 2013-08-17
上傳用戶：dongbaobao
基于FPGA的交通燈的設(shè)計 有Verilog HDL 源碼、仿真圖與引腳配置圖，已下載實現(xiàn)\r\n
標(biāo)簽： Verilog FPGA HDL 交通燈
上傳時間： 2013-08-18
上傳用戶：BOBOniu
有關(guān)FPGA芯片的管腳的封裝的一些資料。
標(biāo)簽： FPGA 芯片 管腳 封裝
上傳用戶：dljwq
基于FPGA的JPEG圖像壓縮芯片設(shè)計
標(biāo)簽： FPGA JPEG 圖像壓縮 芯片設(shè)計
上傳用戶：木子葉1
一套基于XILIX,SPATAN2,XC2S200 芯片實驗板上的,10個典型VRILOGHDL的FPGA實驗,有幫助,
標(biāo)簽： VRILOGHDL SPATAN XILIX FPGA
上傳時間： 2013-08-19
上傳用戶：偷心的海盜
使用CPLD仿真一個80383的CPU,很值得參考一下,難得
標(biāo)簽： 80383 CPLD CPU 仿真
上傳用戶：1101055045
一個很好的對不同F(xiàn)PGA時芯片的選擇資料,對你的設(shè)計很有幫助
標(biāo)簽： FPGA 芯片
上傳時間： 2013-08-20
上傳用戶：maricle
自己做的FPGA下的頻率計模塊化設(shè)計 附有完整的程序和仿真圖紙
標(biāo)簽： FPGA 頻率計 模塊化設(shè)計 仿真
上傳用戶：wanqunsheng
分析了MATLAB/Simulink 中DSP Builder 模塊庫在FPGA 設(shè)計中優(yōu)點，\\r\\n然后結(jié)合FSK 信號的產(chǎn)生原理，給出了如何利用DSP Builder 模塊庫建立FSK 信號發(fā)生器模\\r\\n型，以及對FSK 信號發(fā)生器模型進(jìn)行算法級仿真和生成VHDL 語言的方法，并在modelsim\\r\\n中對FSK 信號發(fā)生器進(jìn)行RTL 級仿真，最后介紹了在FPGA 芯片中實現(xiàn)FSK 信號發(fā)生器的設(shè)\\r\\n計方法。
標(biāo)簽： Simulink Builder MATLAB FPGA
上傳用戶：herog3
用proteus仿真89S52程序。有原理圖
標(biāo)簽： proteus 89S52 仿真 程序
上傳用戶：wcl168881111111
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
