文中詳細介紹了QPSK技術(shù)的工作原理和QPSK調(diào)制、解調(diào)的系統(tǒng)設(shè)計方案，并通過VHDL語言編寫調(diào)制解調(diào)程序和QuartusII軟件建模對程序進行仿真，通過引腳鎖定，下載程序到FPGA芯片EP1K30TC144-3中驗證。軟件仿真和硬件驗證結(jié)果表明了該設(shè)計的正確性和可行性，由于采用FPGA芯片，減小了硬件設(shè)計的復(fù)雜性，該設(shè)計具有便于移植維護和升級的特點。
標(biāo)簽：
VHDL
QPSK
調(diào)制解調(diào)
系統(tǒng)設(shè)計
上傳時間：
2013-11-02
上傳用戶：ajaxmoon
