(1) 、用下述兩條具體規則和規則形式實現.設大寫字母表示魔王語言的詞匯 小寫字母表示人的語言詞匯 希臘字母表示可以用大寫字母或小寫字母代換的變量.魔王語言可含人的詞匯. (2) 、B→tAdA A→sae (3) 、將魔王語言B(ehnxgz)B解釋成人的語言.每個字母對應下列的語言.
上傳時間： 2013-12-30
上傳用戶：ayfeixiao
8*8乘法器及其測試：采用booth編碼的乘法器：1． ultipler_quick_add_4 即4位的并行全加器，在這里主要起了兩個作用：第一個是在求部分積單元時，當編碼為3x時用來輸出部分積；另外一個是在將部分積加起來時，求3到6位時所用到。 2． ultiplier_quick_add_5 即5位的并行全加器，這里用來分別計算積的7到11位和12到16位。 3． ultiplier_unit_4 這個模塊是用來實現部分積的，每一個模塊實現一個部分積的4位，因此一個部分積需要4個這個模塊來實現。總共需要12個這樣的模塊。 4．Multiplier_full_add 這是一位的全加器，在實現部分積相加的時候，通過全加器的陣列來實現的。
標簽： ultipler_quick_add booth 乘法器 測試
上傳時間： 2016-07-12
上傳用戶：zhaiye
1.有三根桿子A,B,C。A桿上有若干碟子 2.每次移動一塊碟子,小的只能疊在大的上面 3.把所有碟子從A桿全部移到C桿上 經過研究發現，漢諾塔的破解很簡單，就是按照移動規則向一個方向移動金片： 如3階漢諾塔的移動：A→C,A→B,C→B,A→C,B→A,B→C,A→C 此外，漢諾塔問題也是程序設計中的經典遞歸問題
上傳時間： 2016-07-25
上傳用戶：gxrui1991
1. 下列說法正確的是 （ ） A. Java語言不區分大小寫 B. Java程序以類為基本單位 C. JVM為Java虛擬機JVM的英文縮寫 D. 運行Java程序需要先安裝JDK 2. 下列說法中錯誤的是 ( ) A. Java語言是編譯執行的 B. Java中使用了多進程技術 C. Java的單行注視以//開頭 D. Java語言具有很高的安全性 3. 下面不屬于Java語言特點的一項是( ) A. 安全性 B. 分布式 C. 移植性 D. 編譯執行 4. 下列語句中，正確的項是 ( ) A . int $e,a,b=10 B. char c,d=’a’ C. float e=0.0d D. double c=0.0f
上傳時間： 2017-01-04
上傳用戶：netwolf
ADC0809是一款8通道復用的8位AD轉換器，數據獲取的關鍵部分是它的8位模/數轉換器。這個部分主要是由3部分組成：256R的階梯網絡，連續逼近的電阻，和比較器。 ADC0809在單片機上的應用,C語言源碼,Keil uVision3工程文件,附原理圖及說明學習文檔
上傳時間： 2017-01-27
上傳用戶：gut1234567
cpu設計實例mips。MIPSI指令集32位CPU （1）MiniCore設計實例全32位操作，32個32位通用寄存器，所有指令和地址全為32位 （2）靜態流水線（3～5級） （3）Forwarding技術 （4）片內L1 Cache，指令、數據各4KByte，硬件初始化 （5）沒有TLB，但系統控制協處理器（CP0）具有除頁面映射外的全部功能
上傳時間： 2013-12-02
上傳用戶：xiaodu1124
臺達變頻器說明書，此說明書主要用于臺達B型變頻器調試參數
標簽： 臺達變頻器
上傳時間： 2017-12-31
上傳用戶：wshaoheng
CPU:MSP430系列單片機的CPU和通用微處理器基本相同，只是在設計上采用了面向控制的結構和指令系統。MSP430的內核CPU結構是按照精簡指令集和高透明的宗旨而設計的，使用的指令有硬件執行的內核指令和基于現有硬件結構的仿真指令。這樣可以提高指令執行速度和效率，增強了MSP430的實時處理能力。存儲器：存儲程序、數據以及外圍模塊的運行控制信息。有程序存儲器和數據存儲器。對程序存儲器訪問總是以字形式取得代碼，而對數據可以用字或字節方式訪問。其中MSP430各系列單片機的程序存儲器有ROM、OTP、EPROM和FLASH型。外圍模塊：經過MAB、MDB、中斷服務及請求線與CPU相連。MSP430不同系列產品所包含外圍模塊的種類及數目可能不同。它們分別是以下一些外圍模塊的組合：時鐘模塊、看門狗、定時器A、定時器B、比較器A、串口0、1、硬件乘法器、液晶驅動器、模數轉換、數模轉換、端口、基本定時器、DMA控制器等。
上傳時間： 2022-07-28
上傳用戶：slq1234567890
交錯并聯反激變換器具有電路結構簡單，控制方便等優點，并且可以實現電氣隔離。但是其升壓比不高，變換器中主開關管電壓應力較大，且工作中開關管處于硬開關狀態，限制了變換器的效率。 針對交錯并聯反激變換器所存在的問題，本文提出了一種新穎的基于耦合電感第三繞組實現的原邊并聯、副邊并聯隔離型軟開關Boost變換器。該變換器繼承了交錯并聯反激變換器的優點，兩個并聯單元互補工作，分擔功率損耗，輸出電壓的脈動頻率為主開關管的兩倍。不同的是，該變換器具有較高的升壓比，變換器中主開關管的電壓應力較小，克服了交錯并聯反激變換器的問題。在軟開關方面，變換器使用有源箝位軟開關電路，使主開關管與箝位開關管都實現了零電壓軟開關動作，提高了變換器的效率與使用壽命。因此，它與交錯并聯反激變換器相比，更適合于低電壓輸入、高電壓輸出的應用變換場合。 在該變換器的基礎上，針對變換器中輸出二極管電壓電流振蕩較大，本文還提出了經過改進的引入輸出箝位電容的變換器。輸出箝位電容抑制了二極管兩端電壓的振蕩，減小了二極管的電壓應力，提高了變換器的效率。 最后，本文通過仿真與實驗驗證了基于耦合電感第三繞組實現的原邊并聯、副邊并聯隔離型軟開關Boost變換器及其改進型變換器方案的可行性與合理性。
上傳時間： 2013-05-20
上傳用戶：chenlong
本文從AES的算法原理和基于ARM核嵌入式系統的開發著手，研究了AES算法的設計原則、數學知識、整體結構、算法描述以及AES存住的優點利局限性。 針對ARM核的體系結構及特點，對AES算法進行了優化設計，提出了從AES算法本身和其結構兩個方面進行優化的方法，在算法本身優化方面是把加密模塊中的字節替換運算、列混合運算和解密模塊中的逆列混合運算中原來的復雜的運算分別轉換為簡單的循環移位、乘和異或運算。在算法結構優化方面是在輸入輸山接口上采用了4個32位的寄存器對128bits數據進行了并行輸入并行輸出的優化設計；在密鑰擴展上的優化設計是采用內部擴展，即在進行每一輪的運算過程的同時算出下一輪的密鑰，并把下一輪的密鑰暫存在SRAM里，使得密鑰擴展與加/解密運算并行執行；加密和解密優化設計是將輪函數查表操作中的四個操作表查詢工作合并成一個操作表查詢工作，同時為了使加密代碼在解密代碼中可重用，節省硬件資源，在解密過程中采用了與加密相一致的過程順序。 根據上述的優化設計，基于ARM核嵌入式系統的ADS開發環境，提出了AES實現的軟硬件方案、AES加密模塊和解密模塊的實現方案以及測試方案，總結了基于ARM下的高效編程技巧及混合接口規則，在集成開發環境下對算法進行了實現，分別得出了初始密鑰為128bits、192bits和256bits下的加密與解密的結果，并得劍了正確驗證。在性能測試的過程中應用編譯器的優化選項和其它優化技巧優化了算法，使算法具有較高的加密速度。
上傳時間： 2013-04-24
上傳用戶：liansi
