无遮挡亚洲一区,综合久久99,成人自拍av

位同步時鐘

數字同步網和時間同步網

　　數字同步的基本概念　　同步是指通信雙方的定時信號符合一定的時間關系，它又可以分為位同步、幀同步和網同步：　　位同步是指通信雙方的位定時脈沖信號頻率相等且符合一定的相位關系。　　幀同步是指通信雙方的幀定時信號的頻率相同且保持一定的相位關系。幀同步的作用是在同步復用的情況下，能夠正確地區分每一幀的起始位置從而確定各路信號的相應位置并正確地把它們區分開來。幀同步是通過在信碼中插入幀同步碼來實現的。　　網同步是指網絡中各個節點的時鐘信號的頻率相等。

標簽： 數字同步網時間同步

上傳時間： 2013-10-29

上傳用戶：宋桃子
FM-DCSK混沌通信系統的原型設計

系統發射部分由Lorenz混沌電路和調頻電路產生混沌調頻載波信號,經采樣后在FPGA中實現差分延時和調制;接收部分基于非相干相關法,位同步模塊采用相關值與能量比值作為定時測度,通過設置門限和滑動搜索窗口尋找初始同步,而后引入數字鎖相環進行相關峰值跟蹤和位同步調整。

標簽： FM-DCSK 混沌原型設計通信系統

上傳時間： 2013-10-27

上傳用戶：wkxiian
HDB3編解碼器設計

HDB3(High Density Bipolar三階高密度雙極性)碼是在AMI碼的基礎上改進的一種雙極性歸零碼，它除具有AMI碼功率譜中無直流分量，可進行差錯自檢等優點外，還克服了AMI碼當信息中出現連“0”碼時定時提取困難的缺點，而且HDB3碼頻譜能量主要集中在基波頻率以下，占用頻帶較窄，是ITU-TG.703推薦的PCM基群、二次群和三次群的數字傳輸接口碼型,因此HDB3碼的編解碼就顯得極為重要了[1]。目前，HDB3碼主要由專用集成電路及相應匹配的外圍中小規模集成芯片來實現，但集成程度不高，特別是位同步提取非常復雜，不易實現。隨著可編程器件的發展，這一難題得到了很好地解決。

標簽： HDB3 編解碼器

上傳時間： 2013-11-01

上傳用戶：lindor
針對特定微處理器而開發的程式

針對特定微處理器而開發的程式，其功能是控制基本的I/O，使之有時鐘的功能

標簽： 程式

上傳時間： 2015-09-06

上傳用戶：李彥東
VHDL程序

VHDL程序，使用鎖相法實現位同步的算法，并可以對算法進行仿真

標簽： VHDL 程序

上傳時間： 2013-12-11

上傳用戶：123456wh
數字通信系統的設計及其性能和所傳輸的數字信號的統計特性有關。所謂加擾技術

數字通信系統的設計及其性能和所傳輸的數字信號的統計特性有關。所謂加擾技術，就是不增加多余度而擾亂信號，改變數字信號的統計特性，使其近似于白噪聲統計特性的一種技術。這種技術的基礎是建立在反饋移位寄存器序列（偽隨機序列）理論之上的。解擾是加擾的逆過程，恢復原始的數字信號。如果數字信號具有周期性，則信號頻譜為離散的譜線，由于電路的非線性，在多路通信系統中，這些譜線對相鄰信道的信號造成串擾。而短周期信號經過擾碼器后，周期序列變長，譜線頻率變低，產生的非線性分量落入相鄰信道之外，因此干擾減小。在有些數字通信設備中，從碼元“0”和“1”的交變點提取定時信息，若傳輸的數字信號中經常出現長的“1”或“0”游程，將影響位同步的建立和保持。而擾碼器輸出的周期序列有足夠多的“0”、“1”交變點，能夠保證同步定時信號的提取。

標簽： 數字通信系統性能傳輸數字信號

上傳時間： 2014-01-23

上傳用戶：star_in_rain
基于VHDL語言的HDB3碼編譯碼器的設計 HDB3 碼的全稱是三階高密度雙極性碼

基于VHDL語言的HDB3碼編譯碼器的設計 HDB3 碼的全稱是三階高密度雙極性碼，它是數字基帶傳輸中的一種重要碼型，具有頻譜中無直流分量、能量集中、提取位同步信息方便等優點。HDB3 碼是在AMI碼(極性交替轉換碼)的基礎上發展起來的，解決了AMI碼在連0碼過多時同步提取困難的問題

標簽： HDB3 VHDL 語言編譯碼器

上傳時間： 2015-12-21

上傳用戶：jeffery
dpll的verilog代碼

dpll的verilog代碼，完成數字鎖相。用于時鐘對準，位同步。

標簽： verilog dpll 代碼

上傳時間： 2017-07-04

上傳用戶：lanjisu111
FPGAcpld結構分析 pga的EDA設計方法 fpga中的微程序設計復雜可編程邏輯器件cpld專題講座(Ⅴ)──cpld的應用和實現數字邏一種使用fpga設計的DRAM控制器用cpld器件實

FPGAcpld結構分析 pga的EDA設計方法 fpga中的微程序設計復雜可編程邏輯器件cpld專題講座(Ⅴ)──cpld的應用和實現數字邏一種使用fpga設計的DRAM控制器用cpld器件實現24位同步計數器的設計

標簽： cpld fpga FPGAcpld DRAM

上傳時間： 2017-07-20

上傳用戶：ikemada
wcdma里面擴頻所需的0號擾碼源文件

wcdma里面擴頻所需的0號擾碼源文件，并產生S行曲線，實現超前滯后門位同步

標簽： wcdma 擴頻

上傳時間： 2014-01-01

上傳用戶：源碼3