成人免费图片免费观看,狼人综合视频,国产精品乱码

DRAM

動態隨機存取存儲器（DynamicRandomAccessMemory，DRAM）是一種半導體存儲器，主要的作用原理是利用電容內存儲電荷的多寡來代表一個二進制比特（bit）是1還是0。由于在現實中晶體管會有漏電電流的現象，導致電容上所存儲的電荷數量并不足以正確的判別數據，而導致數據毀損。因此對于DRAM來說，周期性地充電是一個無可避免的要件。由于這種需要定時刷新的特性，因此被稱為“動態”存儲器。相對來說，靜態存儲器（SRAM）只要存入數據后，縱使不刷新也不會丟失記憶。

基于 MAXII 的CPLD 對mobil DRAM 的讀寫操作

基于 MAXII 的CPLD 對mobil DRAM 的讀寫操作，內帶源碼和測試激勵文件

標簽： MAXII mobil CPLD DRAM

上傳時間： 2013-08-22

上傳用戶：luopoguixiong
DRAM內存模塊的設計技術

第二部分：DRAM 內存模塊的設計技術..............................................................143第一章 SDR 和DDR 內存的比較..........................................................................143第二章內存模塊的疊層設計.............................................................................145第三章內存模塊的時序要求.............................................................................1493.1 無緩沖（Unbuffered）內存模塊的時序分析.......................................1493.2 帶寄存器（Registered）的內存模塊時序分析...................................154第四章內存模塊信號設計.................................................................................1594.1 時鐘信號的設計.......................................................................................1594.2 CS 及CKE 信號的設計..............................................................................1624.3 地址和控制線的設計...............................................................................1634.4 數據信號線的設計...................................................................................1664.5 電源，參考電壓Vref 及去耦電容.........................................................169第五章內存模塊的功耗計算.............................................................................172第六章實際設計案例分析.................................................................................178 目前比較流行的內存模塊主要是這三種：SDR，DDR，RAMBUS。其中，RAMBUS內存采用阻抗受控制的串行連接技術,在這里我們將不做進一步探討，本文所總結的內存設計技術就是針對SDRAM 而言(包括SDR 和DDR)。現在我們來簡單地比較一下SDR 和DDR，它們都被稱為同步動態內存，其核心技術是一樣的。只是DDR 在某些功能上進行了改進，所以DDR 有時也被稱為SDRAM II。DDR 的全稱是Double Data Rate，也就是雙倍的數據傳輸率，但是其時鐘頻率沒有增加，只是在時鐘的上升和下降沿都可以用來進行數據的讀寫操作。對于SDR 來說,市面上常見的模塊主要有PC100/PC133/PC166,而相應的DDR內存則為DDR200(PC1600)/DDR266(PC2100)/DDR333(PC2700)。

標簽： DRAM 內存模塊設計技術

上傳時間： 2014-01-13

上傳用戶：euroford
DRAM內存模塊的設計技術

第二部分：DRAM 內存模塊的設計技術..............................................................143第一章 SDR 和DDR 內存的比較..........................................................................143第二章內存模塊的疊層設計.............................................................................145第三章內存模塊的時序要求.............................................................................1493.1 無緩沖（Unbuffered）內存模塊的時序分析.......................................1493.2 帶寄存器（Registered）的內存模塊時序分析...................................154第四章內存模塊信號設計.................................................................................1594.1 時鐘信號的設計.......................................................................................1594.2 CS 及CKE 信號的設計..............................................................................1624.3 地址和控制線的設計...............................................................................1634.4 數據信號線的設計...................................................................................1664.5 電源，參考電壓Vref 及去耦電容.........................................................169第五章內存模塊的功耗計算.............................................................................172第六章實際設計案例分析.................................................................................178 目前比較流行的內存模塊主要是這三種：SDR，DDR，RAMBUS。其中，RAMBUS內存采用阻抗受控制的串行連接技術,在這里我們將不做進一步探討，本文所總結的內存設計技術就是針對SDRAM 而言(包括SDR 和DDR)。現在我們來簡單地比較一下SDR 和DDR，它們都被稱為同步動態內存，其核心技術是一樣的。只是DDR 在某些功能上進行了改進，所以DDR 有時也被稱為SDRAM II。DDR 的全稱是Double Data Rate，也就是雙倍的數據傳輸率，但是其時鐘頻率沒有增加，只是在時鐘的上升和下降沿都可以用來進行數據的讀寫操作。對于SDR 來說,市面上常見的模塊主要有PC100/PC133/PC166,而相應的DDR內存則為DDR200(PC1600)/DDR266(PC2100)/DDR333(PC2700)。

標簽： DRAM 內存模塊設計技術

上傳時間： 2013-10-18

上傳用戶：宋桃子
免費的AHDL模塊庫,包括IIC控制器,DRAM控制器,UART等28個模塊,AHDL源代碼

免費的AHDL模塊庫,包括IIC控制器,DRAM控制器,UART等28個模塊,AHDL源代碼

標簽： AHDL DRAM UART IIC

上傳時間： 2013-12-30

上傳用戶：thesk123
use dsp5402 DRAM to let green led flashing in order to test dsp

use dsp5402 DRAM to let green led flashing in order to test dsp

標簽： dsp flashing green order

上傳時間： 2015-04-16

上傳用戶：zhangyi99104144
2410 nand boot load!（4K DRAM) 0地址開始運行

2410 nand boot load!（4K DRAM) 0地址開始運行，沒有象VIVI拷貝自身到高端內存運行，可以用它加載UBOOT。也可以改寫它用來引導自己的系統

標簽： 2410 nand boot DRAM

上傳時間： 2014-01-12

上傳用戶：xuanjie
三星公司SDRAM（K4S643232H-TC/L60 4 Banks x 512K x 32Bit Synchronous DRAM）器件操作時序

三星公司SDRAM（K4S643232H-TC/L60 4 Banks x 512K x 32Bit Synchronous DRAM）器件操作時序，本中文的頁碼和原英文對應的頁碼內容相對應

標簽： Synchronous 643232 SDRAM Banks

上傳時間： 2015-05-26

上傳用戶：lingzhichao
本程式為使用Verilog語言寫控制DRAM的控制模塊, 可以簡易的控制DRAM IC, 本程式已經過系統驗證.

本程式為使用Verilog語言寫控制DRAM的控制模塊, 可以簡易的控制DRAM IC, 本程式已經過系統驗證.

標簽： DRAM Verilog 控制程式

上傳時間： 2014-01-14

上傳用戶：tzl1975
vhdl SOPC solution sram DRAM uart

vhdl SOPC solution sram DRAM uart

標簽： solution vhdl SOPC DRAM

上傳時間： 2014-01-05

上傳用戶：qq521
vhdl SOPC solution sram DRAM uart -2

vhdl SOPC solution sram DRAM uart -2

標簽： solution vhdl SOPC DRAM

上傳時間： 2014-09-11

上傳用戶：youth25

亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

DRAM

基于 MAXII 的CPLD 對mobil DRAM 的讀寫操作

DRAM內存模塊的設計技術

DRAM內存模塊的設計技術

免費的AHDL模塊庫,包括IIC控制器,DRAM控制器,UART等28個模塊,AHDL源代碼

use dsp5402 DRAM to let green led flashing in order to test dsp

2410 nand boot load!（4K DRAM) 0地址開始運行

三星公司SDRAM（K4S643232H-TC/L60 4 Banks x 512K x 32Bit Synchronous DRAM）器件操作時序

本程式為使用Verilog語言寫控制DRAM的控制模塊, 可以簡易的控制DRAM IC, 本程式已經過系統驗證.

vhdl SOPC solution sram DRAM uart

vhdl SOPC solution sram DRAM uart -2