為了克服國內(nèi)數(shù)據(jù)采集器通用性不強(qiáng)，論文以C8051F120為控制核心設(shè)計(jì)了通用多功能低功耗海洋數(shù)據(jù)采集器。多功能低功耗海洋數(shù)據(jù)采集器采用B1203LS非線性變壓模塊，降低了系統(tǒng)的功耗；采用了OCM12864-8液晶顯示設(shè)計(jì)，實(shí)現(xiàn)了系統(tǒng)的菜單化管理；采用大容量存儲器AT45DB041，可以存儲大量歷史數(shù)據(jù)；并提供了RS232接口可以實(shí)現(xiàn)遠(yuǎn)程有線或者無線傳輸。整個系統(tǒng)有體積小、功耗低、太陽能供電的特點(diǎn)，完全達(dá)到設(shè)計(jì)要求，有較大的實(shí)用價值和應(yīng)用前景。
標(biāo)簽： 多功能 低功耗 海洋數(shù)據(jù) 采集器
上傳時間： 2013-11-05
上傳用戶：lyy1234
本書全面系統(tǒng)地闡述了在強(qiáng)背景噪聲中微弱信號檢測的基本原理、方法及儀器。全書共分三部分：第一篇介紹電噪聲的基礎(chǔ)知識，也括電路中噪聲來源、統(tǒng)計(jì)特征、計(jì)算方法、電路中噪聲性能指標(biāo)：第二篇論述噪聲中檢測信號的基本方法，包括噪聲中信號波形恢復(fù)(濾波)、信號判決、信號參量估計(jì)及信號譜估汁；第三篇介紹低噪聲放大器設(shè)計(jì)，以及幾種典型的微弱信號檢測儀器的原理及應(yīng)用。 本書既系統(tǒng)介紹微弱信號檢測的基本理論，又從技術(shù)角度介紹噪聲中信號檢測的方法及儀器。
上傳時間： 2013-11-14
上傳用戶：日光微瀾
mos運(yùn)算放大器原理設(shè)計(jì)應(yīng)用是運(yùn)算放大器是電路設(shè)計(jì)的最基本，復(fù)旦大學(xué)微電子教授李聯(lián)的大作，詳細(xì)論述了CMOS即成運(yùn)算放大器的工作原理和設(shè)計(jì)方法.
標(biāo)簽： mos 運(yùn)算放大器
上傳時間： 2013-11-01
上傳用戶：x18010875091
《射頻通信電路》系統(tǒng)地介紹了射頻通信電路各模塊的基本原理、設(shè)計(jì)特點(diǎn)以及在設(shè)計(jì)中應(yīng)考慮的問題。《射頻通信電路》分為射頻電路設(shè)計(jì)基礎(chǔ)知識、調(diào)制與解調(diào)機(jī)理、收發(fā)信機(jī)結(jié)構(gòu)和收發(fā)信機(jī)射頻部分各模塊電路設(shè)計(jì)四大部分，其中模塊電路包括小信號低噪聲放大器、混頻器、調(diào)制解調(diào)器、振蕩器、鎖相及頻率合成器、高頻功率放大器及自動增益控制電路的原理及設(shè)計(jì)方法。
上傳時間： 2013-10-11
上傳用戶：LIKE
西數(shù)低格程序
上傳時間： 2014-12-31
上傳用戶：q123321
西數(shù)低格程序
上傳時間： 2013-11-19
上傳用戶：kelimu
白皮書：采用低成本FPGA實(shí)現(xiàn)高效的低功耗PCIe接口 了解一個基于DDR3存儲器控制器的真實(shí)PCI Express® （PCIe®） Gen1x4參考設(shè)計(jì)演示高效的Cyclone V FPGA怎樣降低系統(tǒng)總成本，同時實(shí)現(xiàn)性能和功耗目標(biāo)。點(diǎn)擊馬上下載！
上傳時間： 2013-10-18
上傳用戶：康郎
本文主要介紹Cyclone V FPGA的一個很明顯的特性，也可以說是一個很大的優(yōu)勢，即：采用低功耗28nm FPGA減少總系統(tǒng)成本
上傳時間： 2013-11-11
上傳用戶：aeiouetla
數(shù)字幅頻均衡功率放大器設(shè)計(jì)
標(biāo)簽： 數(shù)字 幅頻均衡 功率 放大器設(shè)計(jì)
上傳時間： 2013-10-31
上傳用戶：gdgzhym
數(shù)字與模擬電路設(shè)計(jì)技巧IC與LSI的功能大幅提升使得高壓電路與電力電路除外，幾乎所有的電路都是由半導(dǎo)體組件所構(gòu)成，雖然半導(dǎo)體組件高速、高頻化時會有EMI的困擾，不過為了充分發(fā)揮半導(dǎo)體組件應(yīng)有的性能，電路板設(shè)計(jì)與封裝技術(shù)仍具有決定性的影響。 模擬與數(shù)字技術(shù)的融合由于IC與LSI半導(dǎo)體本身的高速化，同時為了使機(jī)器達(dá)到正常動作的目的，因此技術(shù)上的跨越競爭越來越激烈。雖然構(gòu)成系統(tǒng)的電路未必有clock設(shè)計(jì)，但是毫無疑問的是系統(tǒng)的可靠度是建立在電子組件的選用、封裝技術(shù)、電路設(shè)計(jì)與成本，以及如何防止噪訊的產(chǎn)生與噪訊外漏等綜合考慮。機(jī)器小型化、高速化、多功能化使得低頻/高頻、大功率信號/小功率信號、高輸出阻抗/低輸出阻抗、大電流/小電流、模擬/數(shù)字電路，經(jīng)常出現(xiàn)在同一個高封裝密度電路板，設(shè)計(jì)者身處如此的環(huán)境必需面對前所未有的設(shè)計(jì)思維挑戰(zhàn)，例如高穩(wěn)定性電路與吵雜(noisy)性電路為鄰時，如果未將噪訊入侵高穩(wěn)定性電路的對策視為設(shè)計(jì)重點(diǎn)，事后反復(fù)的設(shè)計(jì)變更往往成為無解的夢魘。模擬電路與高速數(shù)字電路混合設(shè)計(jì)也是如此，假設(shè)微小模擬信號增幅后再將full scale 5V的模擬信號，利用10bit A/D轉(zhuǎn)換器轉(zhuǎn)換成數(shù)字信號，由于分割幅寬祇有4.9mV，因此要正確讀取該電壓level并非易事，結(jié)果造成10bit以上的A/D轉(zhuǎn)換器面臨無法順利運(yùn)作的窘境。另一典型實(shí)例是使用示波器量測某數(shù)字電路基板兩點(diǎn)相隔10cm的ground電位，理論上ground電位應(yīng)該是零，然而實(shí)際上卻可觀測到4.9mV數(shù)倍甚至數(shù)十倍的脈沖噪訊(pulse noise)，如果該電位差是由模擬與數(shù)字混合電路的grand所造成的話，要測得4.9 mV的信號根本是不可能的事情，也就是說為了使模擬與數(shù)字混合電路順利動作，必需在封裝與電路設(shè)計(jì)有相對的對策，尤其是數(shù)字電路switching時，ground vance noise不會入侵analogue ground的防護(hù)對策，同時還需充分檢討各電路產(chǎn)生的電流回路(route)與電流大小，依此結(jié)果排除各種可能的干擾因素。以上介紹的實(shí)例都是設(shè)計(jì)模擬與數(shù)字混合電路時經(jīng)常遇到的瓶頸，如果是設(shè)計(jì)12bit以上A/D轉(zhuǎn)換器時，它的困難度會更加復(fù)雜。
標(biāo)簽： 數(shù)字 模擬電路 設(shè)計(jì)技巧
上傳時間： 2014-02-12
上傳用戶：wenyuoo
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
