FPGA器件在通信、消費(fèi)類電子等領(lǐng)域應(yīng)用越來越廣泛，隨著FPGA規(guī)模的增大、功能的加強(qiáng)對時(shí)鐘的要求也越來越高。在FPGA中嵌入時(shí)鐘發(fā)生器對解決該問題是一個(gè)不錯(cuò)的選擇。本論文首先，描述并分析了電荷泵鎖相環(huán)時(shí)鐘發(fā)生器的體系結(jié)構(gòu)、組成單元及各單元的非理想特性；然后討論并分析了電荷泵鎖相環(huán)的小信號(hào)特性和瞬態(tài)特性；并給出了電荷泵鎖相環(huán)器件參數(shù)的計(jì)算表達(dá)式。其次，研究了環(huán)形振蕩器和鎖相環(huán)的相位噪聲特性。由于噪聲性能是時(shí)鐘發(fā)生器設(shè)計(jì)中的關(guān)鍵指標(biāo)，本工作對此進(jìn)行了較為詳細(xì)的分析。相位噪聲和抖動(dòng)是衡量時(shí)鐘信號(hào)的兩個(gè)主要指標(biāo)。文中從理論上推導(dǎo)了一階鎖相環(huán)的噪聲特性，并建立了由噪聲分析抖動(dòng)和由抖動(dòng)分析噪聲的解析表達(dá)式關(guān)系，并討論了環(huán)路低噪聲設(shè)計(jì)的基本原則。在前面討論和分析的基礎(chǔ)上，利用Hynix0.35umCMOS工藝設(shè)計(jì)了200MHz電荷泵鎖相環(huán)時(shí)鐘發(fā)生器，并進(jìn)行了仿真。設(shè)計(jì)中環(huán)形振蕩器的延遲單元采用replica偏置結(jié)構(gòu)，把延遲單元輸出擺幅限定在確定范圍，尾電流源采用cascode結(jié)構(gòu)，增強(qiáng)電路對電源和襯底噪聲的抑制作用。通過增加限流管，改善電荷泵中的開關(guān)的非理想特性。
標(biāo)簽： FPGA 200 MHz 內(nèi)嵌
上傳時(shí)間： 2013-04-24
上傳用戶：變形金剛
高性能濾波器是現(xiàn)代信號(hào)處理的一種基本電路，傳統(tǒng)的設(shè)計(jì)思想和方法運(yùn)算量大，存在優(yōu)化復(fù)雜的缺點(diǎn)。本文采用Pspice 的仿真優(yōu)化工具對二階低通濾波器基于通帶寬度的目標(biāo)進(jìn)行了優(yōu)化和仿真，結(jié)果表明優(yōu)化目標(biāo)和仿
標(biāo)簽： Pspice 低通濾波器 優(yōu)化設(shè)計(jì) 仿真分析
上傳時(shí)間： 2013-06-25
上傳用戶：1134473521
數(shù)字語音通信是當(dāng)前信息產(chǎn)業(yè)中發(fā)展最快、普及面最廣的業(yè)務(wù)。語音信號(hào)壓縮編碼是數(shù)字語音信號(hào)處理的一個(gè)方面，它和通信領(lǐng)域聯(lián)系最為密切。在現(xiàn)有的語音編碼中，美國聯(lián)邦標(biāo)準(zhǔn)混合激勵(lì)線性預(yù)測（MELP—Mixed Excited Linear Prediction）算法在2．4kb/s的碼率下取得了較好的語音質(zhì)量，具有廣闊的應(yīng)用前景。 FPGA作為一種快速、高效的硬件平臺(tái)在數(shù)字信號(hào)處理和通信領(lǐng)域具有著獨(dú)特的優(yōu)勢。現(xiàn)代大容量、高速度的FPGA一般都內(nèi)嵌有可配置的高速RAM、PLL、LVDS、LVTTL以及硬件乘法累加器等DSP模塊。用FPGA來實(shí)現(xiàn)數(shù)字信號(hào)處理可以很好地解決并行性和速度問題，而且其靈活的可配置特性，使得FPGA構(gòu)成的DSP系統(tǒng)非常易于修改、測試及硬件升級(jí)。 本論文闡述了一種基于FPGA的混合激勵(lì)線性預(yù)測聲碼器的研究與設(shè)計(jì)。首先介紹了語音編碼研究的發(fā)展?fàn)顩r以及低速率語音編碼研究的意義，接著在對MELP算法進(jìn)行深入分析的基礎(chǔ)上，提出了利用DSP Builder在Matlab中建模的思路及實(shí)現(xiàn)過程，最后本文把重點(diǎn)放在MELP聲碼器的編解碼器設(shè)計(jì)上，利用DSP Builder、QuartusⅡ分別設(shè)計(jì)了其中的濾波器、分幀加窗處理、線性預(yù)測分析等關(guān)鍵模塊。 在Simulink環(huán)境下運(yùn)用SignalCompiler對編解碼系統(tǒng)進(jìn)行功能仿真，為了便于仿真，系統(tǒng)中沒有設(shè)計(jì)的模塊在Simulink中用數(shù)學(xué)模型代替，仿真結(jié)果表明，合成語音信號(hào)與原始信號(hào)很好的擬合，系統(tǒng)編解碼后語音質(zhì)量基本良好。
上傳時(shí)間： 2013-06-02
上傳用戶：lili1990
本文介紹了用MATLAB 分析、設(shè)計(jì)、和實(shí)現(xiàn)IIR數(shù)字低通濾波器的方法。并依據(jù)IIR型數(shù)字濾波器設(shè)計(jì)的傳統(tǒng)方法，利用MATLAB工具采用兩種不同的方法快速有效的實(shí)現(xiàn)了對IIR數(shù)字濾波器的設(shè)計(jì). 關(guān)鍵詞：MATLAB IIR數(shù)字低通濾波器
標(biāo)簽： Matlab IIR 數(shù)字 低通濾波器
上傳時(shí)間： 2013-08-05
上傳用戶：ljthhhhhh123
光伏低電壓穿越資料 介紹光伏并網(wǎng)中低電壓解決辦法
上傳時(shí)間： 2013-04-24
上傳用戶：吳之波123
·交流電機(jī)低諧波繞組及程序設(shè)計(jì)
標(biāo)簽： 交流電機(jī) 低諧波 繞組 程序設(shè)計(jì)
上傳時(shí)間： 2013-06-10
上傳用戶：chitu38
·基于Melp的低速率語音編解碼算法實(shí)現(xiàn)博士論文
上傳時(shí)間： 2013-06-11
上傳用戶：talenthn
·摘要 : 基于DSP(數(shù)字信號(hào)處理器)的電機(jī)控制技術(shù)可以對直流無刷電機(jī)進(jìn)行精確的控制。選用高速DSP作為控制器，實(shí)時(shí)性好、控制精度高、抗干擾性強(qiáng)。本文從系統(tǒng)整體設(shè)計(jì)、硬件設(shè)計(jì)、仿真實(shí)現(xiàn)和控制算法等方面論述了TMS32OLF2407在低速小角度低電壓直流無刷電機(jī)控制中的應(yīng)用技術(shù)。
上傳時(shí)間： 2013-06-26
上傳用戶：neibuzhuzu
FPGA和嵌入式處理器實(shí)現(xiàn)低成本智能顯示模塊,并帶有部分源程序
上傳時(shí)間： 2013-08-06
上傳用戶：libinxny
FPGA設(shè)計(jì)中的低功耗解決方案\r\nFPGA設(shè)計(jì)中的低功耗解決方案
上傳時(shí)間： 2013-08-10
上傳用戶：zw380105939
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<rt id="qqmoc"></rt>