摘要:電壓監(jiān)測(cè)儀的校驗(yàn)工作量大、 效率和精度低， 為保證電壓監(jiān)測(cè)儀性能指標(biāo)， 研制了一種對(duì)單相電壓監(jiān)測(cè)統(tǒng)計(jì)儀進(jìn)行精度、 靈敏度、 諧波、 時(shí)間試驗(yàn)的校驗(yàn)裝置。裝置以高速單片機(jī)為核心， 利用豐富的P C機(jī)資源、 融合F P G A 技術(shù)、 點(diǎn)陣圖形液晶等技術(shù)， 實(shí)現(xiàn)監(jiān)測(cè)儀誤差校驗(yàn)過(guò)程的自動(dòng)控制、微機(jī)數(shù)據(jù)管理、 程控操作、 故障保護(hù)。實(shí)驗(yàn)結(jié)果表明裝置綜合誤差為0 . 1 級(jí)， 輸出電壓失真度小于0 . 5 ， 系 統(tǒng)運(yùn)行準(zhǔn)確、 數(shù)據(jù)傳輸可靠、 操作方便及功能完善。
標(biāo)簽： 電壓監(jiān)測(cè)儀 效率 精度
上傳時(shí)間： 2014-07-05
上傳用戶(hù)：stella2015
1參考電壓需要足夠精確,推薦使用外部高精準(zhǔn)參考電壓. 2如果PGA可調(diào),增益系數(shù)一般是越小噪聲越低. 3一般最好用到滿(mǎn)量程,此時(shí)AD精度不浪費(fèi). 4如果有偏置,需要進(jìn)行自校. 5請(qǐng)注意在使用DEMO板調(diào)試時(shí),會(huì)由調(diào)試口導(dǎo)入PC噪聲,由信號(hào)連接線導(dǎo)入外部噪聲,因此建議使用屏蔽電纜傳輸信號(hào).
上傳時(shí)間： 2017-07-24
上傳用戶(hù)：tedo811
由于低場(chǎng)磁共振自由感應(yīng)（FID-Free Induction Decay）信號(hào)十分微弱,信噪比低,所以信號(hào)放大電路的設(shè)計(jì)、調(diào)試具有一定的困難.該文首先對(duì)低場(chǎng)磁共振電路系統(tǒng)的各個(gè)功能模塊進(jìn)行了分析,并估算了低場(chǎng)磁共振的信號(hào)幅值,然后重點(diǎn)對(duì)天線接口和前置放大兩個(gè)電路模塊進(jìn)行了分析研究.天線接口電路是射頻發(fā)射電路、信號(hào)接收電路與磁體天線的接口電路.針對(duì)接收信號(hào)弱、信噪比低的情況,天線接口電路不但要實(shí)現(xiàn)天線的三個(gè)狀態(tài)（發(fā)射、泄放、接收）間的切換,而且要對(duì)信號(hào)進(jìn)行無(wú)源放大.該文在完成了天線接口電路功能分析后,建立了簡(jiǎn)化模型,然后對(duì)其參數(shù)進(jìn)行分析計(jì)算,得出了滿(mǎn)足最大放大倍數(shù)和期望帶寬時(shí)的調(diào)試指導(dǎo)參數(shù),還據(jù)此設(shè)計(jì)了校驗(yàn)信號(hào)發(fā)生電路.前置放大電路主要完成磁共振FID信號(hào)的有源放大.該文在進(jìn)行了方案討論后,給出了具體的前置放大電路,并對(duì)其工作狀態(tài)進(jìn)行了靜態(tài)工作點(diǎn)計(jì)算和動(dòng)態(tài)仿真分析,計(jì)算了增益系數(shù),分析了帶寬,并作了噪聲分析.該文還參照高頻電路的設(shè)計(jì)特點(diǎn),分析了低場(chǎng)磁共振信號(hào)放大電路的噪聲干擾的來(lái)源、種類(lèi);討論了器件選擇、電路布板等方面的注意事項(xiàng);給出了減小噪聲干擾的一些具體措施.
標(biāo)簽： FID 磁共振 信號(hào)放大電路
上傳時(shí)間： 2013-06-01
上傳用戶(hù)：hanli8870
隨著存儲(chǔ)技術(shù)的迅速發(fā)展，存儲(chǔ)業(yè)務(wù)需求的不斷增長(zhǎng)，獨(dú)立的磁盤(pán)冗余陣列可利用多個(gè)磁盤(pán)并行存取提高存儲(chǔ)系統(tǒng)的性能。磁盤(pán)陣列技術(shù)采用硬件和軟件兩種方式實(shí)現(xiàn)，軟件RAID（Redundant Array of Independent Disks）主要利用操作系統(tǒng)提供的軟件實(shí)現(xiàn)磁盤(pán)冗余陣列功能，對(duì)系統(tǒng)資源利用率高，節(jié)省成本。硬件RAID將大部分RAID功能集成到一塊硬件控制器中，系統(tǒng)資源占用率低，可移植性好。 分析了軟件RAID的性能瓶頸，使用硬件直接完成部分計(jì)算提高軟件RAID性能。針對(duì)RAID5采用FPGA（Field Programmable Gate Array）技術(shù)實(shí)現(xiàn)RAID控制器硬件設(shè)計(jì)，完成磁盤(pán)陣列啟動(dòng)、數(shù)據(jù)緩存（Cache）以及數(shù)據(jù)XOR校驗(yàn)等功能。基于硬件RAID的理論，提出一種基于Virtex-4的硬件RAID控制器的系統(tǒng)設(shè)計(jì)方案：獨(dú)立微處理器和較大容量的內(nèi)存；實(shí)現(xiàn)RAID級(jí)別遷移，在線容量擴(kuò)展，在線數(shù)據(jù)熱備份等高效、用戶(hù)可定制的高級(jí)RAID功能；利用Virtex-4內(nèi)置硬PowerPC完成RAID服務(wù)器部分配置和管理工作，運(yùn)行Linux操作系統(tǒng)、RAID管理軟件等。控制器既可以作為RAID控制卡在服務(wù)器上使用，也可作為一個(gè)獨(dú)立的系統(tǒng)，成為磁盤(pán)陣列的調(diào)試平臺(tái)。 隨著集成電路的發(fā)展，芯片的體積越來(lái)越小，電路的布局布線密度越來(lái)越大，信號(hào)的工作頻率也越來(lái)越高，高速電路的傳輸線效應(yīng)和信號(hào)完整性問(wèn)題越來(lái)越明顯。RAID控制器屬于高速電路的范疇，在印刷電路板（Printed Circuit Block, PCB）實(shí)現(xiàn)時(shí)分別從疊層設(shè)計(jì)、布局、電源完整性、阻抗匹配和串?dāng)_等方面考慮了信號(hào)完整性問(wèn)題，并基于IBIS（I/O Buffer Information Specification）模型進(jìn)行了信號(hào)完整性分析及仿真。
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：jeffery
–越來(lái)越高的效率及功率密度的要求–輸出電壓必須越來(lái)越低，輸出電流越來(lái)越高–可以支持預(yù)偏壓操作–快速的瞬態(tài)響應(yīng)
上傳時(shí)間： 2013-06-15
上傳用戶(hù)：wmwai1314
本文應(yīng)用EDA技術(shù)，基于FPGA器件設(shè)計(jì)與實(shí)現(xiàn)UART，并采用CRC校驗(yàn)。主要工作如下： 1、在異步串行通信電路部分完全用FPGA來(lái)實(shí)現(xiàn)。選用Xilinx公司的SpartanⅢ系列的XC3S1000來(lái)實(shí)現(xiàn)異步串行通信的接收、發(fā)送和接口控制功能，利用FPGA集成度比較高，具有在線可編程能力，在其完成各種功能的同時(shí)，完全可以將串行通信接口構(gòu)建其中，可根據(jù)實(shí)際需求分配資源。 2、利用VerilogHDL語(yǔ)言非常容易掌握，功能比VHDL更強(qiáng)大的特點(diǎn)，可以在設(shè)計(jì)時(shí)不斷修改程序，來(lái)適用不同規(guī)模的應(yīng)用，而且采用Verilog輸入法與工藝性無(wú)關(guān)，利用系統(tǒng)設(shè)計(jì)時(shí)對(duì)芯片的要求，施加不同的約束條件，即可設(shè)計(jì)出實(shí)際電路。 3、利用ModelSim仿真工具對(duì)程序進(jìn)行功能仿真和時(shí)序仿真，以驗(yàn)證設(shè)計(jì)是否能獲得所期望的功能，確定設(shè)計(jì)程序配置到邏輯芯片之后是否可以運(yùn)行，以及程序在目標(biāo)器件中的時(shí)序關(guān)系。 4、為保證數(shù)據(jù)傳輸?shù)恼_性，采用循環(huán)冗余校驗(yàn)CRC(CyclicRedundancyCheck)，該編碼簡(jiǎn)單，誤判概率低，為了減少硬件成本，降低硬件設(shè)計(jì)的復(fù)雜度，本設(shè)計(jì)通過(guò)CRC算法軟件實(shí)現(xiàn)。 實(shí)驗(yàn)結(jié)果表明，基于EDA技術(shù)的現(xiàn)場(chǎng)可編程門(mén)陣列FPGA集成度高，結(jié)構(gòu)靈活，設(shè)計(jì)方法多樣，開(kāi)發(fā)周期短，調(diào)試方便，修改容易，采用FPGA較好地實(shí)現(xiàn)了串行數(shù)據(jù)的通信功能，并對(duì)數(shù)據(jù)作了一定的處理，本設(shè)計(jì)中為CRC校驗(yàn)。另外，可以利用FPGA的在線可編程特性，對(duì)本設(shè)計(jì)電路進(jìn)行功能擴(kuò)展，以滿(mǎn)足更高的要求。
標(biāo)簽： FPGA CRC 串行 通信實(shí)現(xiàn)
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：Altman
出了一種新型的低成本單相在線不間斷電源（UPS）。該系統(tǒng)包括具有功率因數(shù)校正（PFC）功能的整流/升壓轉(zhuǎn)換器和連接到DC-Link總線的兩橋臂逆變器，電池組通過(guò)一個(gè)非常簡(jiǎn)單的系統(tǒng)可直接連接到DC-Link總線。采用6開(kāi)關(guān)管的架構(gòu)，相對(duì)于傳統(tǒng)的8開(kāi)關(guān)管全橋拓?fù)浣Y(jié)構(gòu)的系統(tǒng)降低了成本。即使在非線性負(fù)載下，該系統(tǒng)仍具有功率密度高和高品質(zhì)輸出電壓的特點(diǎn)。最后詳細(xì)描述了電路操作、分析以及模擬和實(shí)驗(yàn)結(jié)果。
上傳時(shí)間： 2013-11-04
上傳用戶(hù)：雨出驚人love
UCD 系列數(shù)字電源控制器包括UCD3000 和UCD9000 兩個(gè)系列，所使用的通訊協(xié)議都是電源管理總線（PMBus）協(xié)議。PMBus 有4 條信號(hào)線，分別是時(shí)鐘、數(shù)據(jù)、告警以及控制。PMBus 傳輸層是基于低成本系統(tǒng)管理總線（SMBus），而SMBus 是個(gè)功能更為強(qiáng)健的標(biāo)準(zhǔn)I2C 串行總線的版本，具有分組錯(cuò)誤檢查和主機(jī)通知功能。為了提高通訊數(shù)據(jù)的可靠性，它們都內(nèi)置了通訊數(shù)據(jù)錯(cuò)誤校驗(yàn)（PEC）功能。UCD 系列控制器主要利用循環(huán)冗余校驗(yàn)（CRC）來(lái)實(shí)現(xiàn)PEC 功能。本文首先簡(jiǎn)單介紹CRC 原理，然后通過(guò)實(shí)例來(lái)說(shuō)明PEC 校驗(yàn)字節(jié)如何產(chǎn)生的
標(biāo)簽： UCD 數(shù)字電源控制器 數(shù)據(jù)包 錯(cuò)誤
上傳時(shí)間： 2013-11-11
上傳用戶(hù)：1318695663
在16MHZ頻率下速度為16MIPS的8位RISC結(jié)構(gòu)單片機(jī)，內(nèi)含硬件乘法器。 支持JTAG端口仿真和編程，仿真效果比傳統(tǒng)仿真同更真實(shí)有效。 8通道10位AD轉(zhuǎn)換器，支持單端和雙端差分信號(hào)輸入，內(nèi)帶增益可編程運(yùn)算放大器。 16K字節(jié)的FLASH存貯器，支持ISP、IAP編程，使系統(tǒng)開(kāi)發(fā)、生產(chǎn)、維護(hù)更容易。 多達(dá)1K字節(jié)的SRAM，32個(gè)通用寄存器，三個(gè)數(shù)據(jù)指針，使用C語(yǔ)言編程更容易。 512字節(jié)的EEPROM存貯器，可以在系統(tǒng)掉電時(shí)保存您的重要數(shù)據(jù)。 多達(dá)20個(gè)中斷源，每個(gè)中斷有獨(dú)立的中斷向量入口地址。 2個(gè)8位定時(shí)/計(jì)數(shù)器，1個(gè)16位定時(shí)/計(jì)數(shù)器，帶捕捉、比較功能，有四個(gè)通道的PWM。 硬件USART、SPI和基于字節(jié)處理的I2C接口。 杰出的電氣性能，超強(qiáng)的抗干擾能力。每個(gè)IO口可負(fù)載40mA的電流，總電流不超過(guò)200mA。 可選片內(nèi)/片外RC振蕩、石英/陶瓷晶振、外部時(shí)鐘，更具備實(shí)時(shí)時(shí)鐘（RTC）功能；片內(nèi)RC振蕩可達(dá)8MHZ，頻率可校調(diào)到1%精度；片外晶振振蕩幅度可調(diào)，以改善EMI性能。 內(nèi)置模擬量比較器。 可以用熔絲開(kāi)啟、帶獨(dú)立振蕩器的看門(mén)狗，看門(mén)狗溢出時(shí)間分8級(jí)可調(diào)。 內(nèi)置上電復(fù)位電路和可編程低電壓檢測(cè)（BOD）復(fù)位電路。 六種睡眠模式，給你更低的功耗和更靈活的選擇。 ATMEGA16L工作電壓2.7V-5.5V，工作頻率0-8MHZ；ATMEGA16工作電壓4.5-5.5V，工作頻率0-16MHZ。 32個(gè)IO口，DIP40、TQFP44封裝。 與其它8位單片機(jī)相比，有更高的程序安全性，保護(hù)您的知識(shí)產(chǎn)權(quán)。
上傳時(shí)間： 2013-11-22
上傳用戶(hù)：wcl168881111111
三種方法讀取鍵值 使用者設(shè)計(jì)行列鍵盤(pán)介面，一般常採(cǎi)用三種方法讀取鍵值。 中斷式 在鍵盤(pán)按下時(shí)產(chǎn)生一個(gè)外部中斷通知CPU，並由中斷處理程式通過(guò)不同位址讀資料線上的狀態(tài)判斷哪個(gè)按鍵被按下。 本實(shí)驗(yàn)採(cǎi)用中斷式實(shí)現(xiàn)使用者鍵盤(pán)介面。 掃描法 對(duì)鍵盤(pán)上的某一行送低電位，其他為高電位，然後讀取列值，若列值中有一位是低，表明該行與低電位對(duì)應(yīng)列的鍵被按下。否則掃描下一行。 反轉(zhuǎn)法 先將所有行掃描線輸出低電位，讀列值，若列值有一位是低表明有鍵按下；接著所有列掃描線輸出低電位，再讀行值。 根據(jù)讀到的值組合就可以查表得到鍵碼。4x4鍵盤(pán)按4行4列組成如圖電路結(jié)構(gòu)。按鍵按下將會(huì)使行列連成通路，這也是見(jiàn)的使用者鍵盤(pán)設(shè)計(jì)電路。 //-----------4X4鍵盤(pán)程序--------------// uchar keboard(void) { uchar xxa,yyb,i,key; if((PINC&0x0f)!=0x0f) //是否有按鍵按下 {delayms(1); //延時(shí)去抖動(dòng) if((PINC&0x0f)!=0x0f) //有按下則判斷 { xxa=~(PINC|0xf0); //0000xxxx DDRC=0x0f; PORTC=0xf0; delay_1ms(); yyb=~(PINC|0x0f); //xxxx0000 DDRC=0xf0; //復(fù)位 PORTC=0x0f; while((PINC&0x0f)!=0x0f) //按鍵是否放開(kāi) { display(data); } i=4; //計(jì)算返回碼 while(xxa!=0) { xxa=xxa>>1; i--; } if(yyb==0x80) key=i; else if(yyb==0x40) key=4+i; else if(yyb==0x20) key=8+i; else if(yyb==0x10) key=12+i; return key; //返回按下的鍵盤(pán)碼 } } else return 17; //沒(méi)有按鍵按下 }
上傳時(shí)間： 2013-11-12
上傳用戶(hù)：a673761058
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
