基于PIC單片機的低功耗讀卡器硬件設(shè)計:本文提出了一個完整的基于串口的智能讀卡器子系統(tǒng)設(shè)計方案并將其實現(xiàn)。讀卡器的設(shè)計突出了小型化的要求，全部器件使用貼片封裝。為了減小讀卡器的體積，設(shè)計中還使用
上傳時間： 2013-04-24
上傳用戶：稀世之寶039
本文介紹了一個以嵌入式USB 主機接口芯片SL811HS 為核心，采用U 盤為存儲介質(zhì)的單片機低功耗海量存儲系統(tǒng)。該系統(tǒng)實現(xiàn)了儀器的便攜化，從而，為便攜儀器或嵌入式系統(tǒng)的外掛式海量存儲
上傳時間： 2013-06-14
上傳用戶：zhaoq123
介紹單電源、低功耗、高精度 A/D轉(zhuǎn)換器 AD7714的特點、內(nèi)部寄存器結(jié)構(gòu)和外部接口；詳細闡述 AD7714與單片機 AT89C51的接口技術(shù)。
上傳時間： 2013-06-30
上傳用戶：CSUSheep
MSP430系列超低功耗16位單片機原理與應(yīng)用
上傳時間： 2013-07-15
上傳用戶：LouieWu
隨著21世紀的到來,計算機技術(shù),信息處理技術(shù),半導(dǎo)體技術(shù)和網(wǎng)絡(luò)技術(shù)不斷發(fā)展,人類社會進入了信息化時代。與此同時,無線視頻傳感器網(wǎng)絡(luò)也得到了突飛猛進的發(fā)展,成為當今國際上備受關(guān)注的熱點研究領(lǐng)域。無線視頻傳感器網(wǎng)絡(luò)有著很多的優(yōu)點和十分廣泛的應(yīng)用前景。在軍事,工業(yè),城市管理和監(jiān)控系統(tǒng)等重要領(lǐng)域都有潛在的使用價值。 無線視頻傳感器網(wǎng)絡(luò)有著顯著的特征,例如：網(wǎng)絡(luò)節(jié)點能源有限；網(wǎng)絡(luò)帶寬有限；對處理速度要求較高等。由此可見,傳統(tǒng)的視頻編碼標準無法應(yīng)用于無線視頻傳感器網(wǎng)絡(luò)。MPEG-4,H.263,H.264等視頻編碼標準,全是基于運動估計補償實現(xiàn)的,計算量十分巨大,在能量,存儲空間和處理能力均有限的節(jié)點難以實現(xiàn)這類高復(fù)雜度的編碼算法。 本文針對無線視頻傳感器網(wǎng)絡(luò)對視頻編碼算法的具體需求,提出一種基于運動檢測的低復(fù)雜度視頻編碼算法。該算法只對當前編碼幀中的運動對象進行編碼,并且以面向?qū)ο蟮慕Y(jié)構(gòu)輸出碼流。實驗結(jié)果表明,與H.264全I幀編碼相比,本文提出的算法編碼速度提高了約3倍,編碼性能提高了約2dB。與H.264基本檔次相比,雖然編碼性能略有下降,但是編碼速度平均提高了8倍左右。因此,本文提出的算法可以在編碼效率和編碼速度之間獲得很好的折衷,在一定程度上可以滿足無線視頻傳感器網(wǎng)絡(luò)的需求。 本文選用ALDVK_270作為硬件實驗平臺。在分析算法結(jié)構(gòu)的同時,結(jié)合嵌入式系統(tǒng)的特點,從算法,內(nèi)存,高級語言和匯編語言等幾個方面提出優(yōu)化方案,最終在ARM嵌入式平臺下實現(xiàn)了面向無線視頻傳感器網(wǎng)絡(luò)的低復(fù)雜度視頻編碼算法。測試結(jié)果表明,與優(yōu)化前相比,優(yōu)化后的編碼速度有了很大的提高,對于CIF格式的監(jiān)控視頻序列能夠滿足實時處理的要求。
標簽： ARM 無線視頻 傳感器網(wǎng)絡(luò) 復(fù)雜度
上傳時間： 2013-07-26
上傳用戶：小小小熊
提出了一種基于微加速度計的無線慣性鼠標的設(shè)計方案。該方案以微加速度計ADXL213 作為信號檢測元件,并采用低功耗處理器MSP430F135 和RF 芯片nRF401 進行信號處
標簽： micro-accelerometer inertial wireless Design
上傳時間： 2013-04-24
上傳用戶：AbuGe
MAX813L:低成本的微處理器保護電路芯片:1、MAX813L 的引腳配置(如圖一和圖二所示)：2、MAX813L 的應(yīng)用電路：⑴MAXIM 公司推薦的原始應(yīng)用圖例 ⑵
上傳時間： 2013-04-24
上傳用戶：shenlan
FPGA器件在通信、消費類電子等領(lǐng)域應(yīng)用越來越廣泛，隨著FPGA規(guī)模的增大、功能的加強對時鐘的要求也越來越高。在FPGA中嵌入時鐘發(fā)生器對解決該問題是一個不錯的選擇。本論文首先，描述并分析了電荷泵鎖相環(huán)時鐘發(fā)生器的體系結(jié)構(gòu)、組成單元及各單元的非理想特性；然后討論并分析了電荷泵鎖相環(huán)的小信號特性和瞬態(tài)特性；并給出了電荷泵鎖相環(huán)器件參數(shù)的計算表達式。其次，研究了環(huán)形振蕩器和鎖相環(huán)的相位噪聲特性。由于噪聲性能是時鐘發(fā)生器設(shè)計中的關(guān)鍵指標，本工作對此進行了較為詳細的分析。相位噪聲和抖動是衡量時鐘信號的兩個主要指標。文中從理論上推導(dǎo)了一階鎖相環(huán)的噪聲特性，并建立了由噪聲分析抖動和由抖動分析噪聲的解析表達式關(guān)系，并討論了環(huán)路低噪聲設(shè)計的基本原則。在前面討論和分析的基礎(chǔ)上，利用Hynix0.35umCMOS工藝設(shè)計了200MHz電荷泵鎖相環(huán)時鐘發(fā)生器，并進行了仿真。設(shè)計中環(huán)形振蕩器的延遲單元采用replica偏置結(jié)構(gòu)，把延遲單元輸出擺幅限定在確定范圍，尾電流源采用cascode結(jié)構(gòu)，增強電路對電源和襯底噪聲的抑制作用。通過增加限流管，改善電荷泵中的開關(guān)的非理想特性。
上傳時間： 2013-04-24
上傳用戶：變形金剛
高性能濾波器是現(xiàn)代信號處理的一種基本電路，傳統(tǒng)的設(shè)計思想和方法運算量大，存在優(yōu)化復(fù)雜的缺點。本文采用Pspice 的仿真優(yōu)化工具對二階低通濾波器基于通帶寬度的目標進行了優(yōu)化和仿真，結(jié)果表明優(yōu)化目標和仿
標簽： Pspice 低通濾波器 優(yōu)化設(shè)計 仿真分析
上傳時間： 2013-06-25
上傳用戶：1134473521
數(shù)字語音通信是當前信息產(chǎn)業(yè)中發(fā)展最快、普及面最廣的業(yè)務(wù)。語音信號壓縮編碼是數(shù)字語音信號處理的一個方面，它和通信領(lǐng)域聯(lián)系最為密切。在現(xiàn)有的語音編碼中，美國聯(lián)邦標準混合激勵線性預(yù)測（MELP—Mixed Excited Linear Prediction）算法在2．4kb/s的碼率下取得了較好的語音質(zhì)量，具有廣闊的應(yīng)用前景。 FPGA作為一種快速、高效的硬件平臺在數(shù)字信號處理和通信領(lǐng)域具有著獨特的優(yōu)勢。現(xiàn)代大容量、高速度的FPGA一般都內(nèi)嵌有可配置的高速RAM、PLL、LVDS、LVTTL以及硬件乘法累加器等DSP模塊。用FPGA來實現(xiàn)數(shù)字信號處理可以很好地解決并行性和速度問題，而且其靈活的可配置特性，使得FPGA構(gòu)成的DSP系統(tǒng)非常易于修改、測試及硬件升級。 本論文闡述了一種基于FPGA的混合激勵線性預(yù)測聲碼器的研究與設(shè)計。首先介紹了語音編碼研究的發(fā)展狀況以及低速率語音編碼研究的意義，接著在對MELP算法進行深入分析的基礎(chǔ)上，提出了利用DSP Builder在Matlab中建模的思路及實現(xiàn)過程，最后本文把重點放在MELP聲碼器的編解碼器設(shè)計上，利用DSP Builder、QuartusⅡ分別設(shè)計了其中的濾波器、分幀加窗處理、線性預(yù)測分析等關(guān)鍵模塊。 在Simulink環(huán)境下運用SignalCompiler對編解碼系統(tǒng)進行功能仿真，為了便于仿真，系統(tǒng)中沒有設(shè)計的模塊在Simulink中用數(shù)學(xué)模型代替，仿真結(jié)果表明，合成語音信號與原始信號很好的擬合，系統(tǒng)編解碼后語音質(zhì)量基本良好。
上傳時間： 2013-06-02
上傳用戶：lili1990
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
