MAX813L:低成本的微處理器保護電路芯片:1、MAX813L 的引腳配置(如圖一和圖二所示)：2、MAX813L 的應用電路：⑴MAXIM 公司推薦的原始應用圖例 ⑵
上傳時間： 2013-04-24
上傳用戶：shenlan
隨著現代科學技術的發展和人民生活水平的提高，人們對住宅的安全性提出了更高的要求。由于視頻監控具有直觀、方便、信息內容豐富等的特點，而被廣發的應用各種安防系統中。現有的家居監控系統智能化程度低，無法更好的適應家居安防系統的要求，因此研究并開發出適合人們需要的智能化家居視頻監控系統具有重要的意義。 本課題針對現有家居視頻監控系統的問題，選用SAMSLING公司基于ARM9核的S3C2410芯片作為CPU，擴展了USB攝像頭、Internet芯片、紅外傳感器模塊、液晶屏、鍵盤等外圍設備，設計出一種基于ARM的智能家居網絡視頻監控系統。該系統的功能主要包括：攝像頭采集圖像并在LCD上進行顯示；在戶外PC上可以通過網絡查看ARM端家中情況，圖像經過壓縮后進行傳輸；截取圖像進行人臉檢測；當檢測到人臉時，GPRS發送短信通知主人有入侵情況發生；檢測到人臉的圖像壓縮后進行存儲。 本文介紹了系統各個硬件型號的選取，硬件的性能參數，硬件引腳和寄存器參數，設計了各個硬件之間的接口電路。系統的軟件部分采用嵌入式Linux作為操作系統，在目標板上移植了引導程序、Linux裁剪后的系統和文件系統，在此基礎上實現了攝像頭圖像采集和LCD上的顯示、基于膚色和模板匹配的人臉檢測算法、基于DCT變換的有損圖像壓縮算法、GPRS短信發送、圖像網絡傳輸等軟件功能。 試驗結果表明，本系統能夠較好的實現預期的功能，具有較好的穩定性和應用前景。
上傳時間： 2013-04-24
上傳用戶：四只眼
隨著對高處理能力、網絡通信、實時多任務,超低功耗這些需求的增長,傳統8位處理器已經不能滿足新產品的要求了,高端嵌入式處理器已經得到了普遍的重視和應用.ARM是目前嵌入式領域應用最廣泛的RISC微處理器結構,該文研究了基于ARM處理器的嵌入式系統的開發,介紹了利用一款ARM微處理器和FPGA設計的四路E1中繼板卡的硬件結構和工作原理,并在這個硬件平臺上進行軟件開發的過程.該四路E1收發器能夠提供四條E1鏈路,把帶寬從2Mbps提高到8Mbps,能夠同時負載120個用戶的通信,解決了數字環路系統中卡槽數目限制的問題.目前,建立在G. 703基礎上的El接口在分組網、幀中繼網、GSM移動基站及軍事通信中得到廣泛的應用,傳送語音信號、數據、圖像等業務.文中首先分析了當前數字環路系統的發展現狀和趨勢,隨著網絡通信的用戶數目及信息量的猛增,拓寬數據傳輸的通道是一項研究熱點,這是開發四路E1收發器的一個目的.接著敘述了數字環路系統的結構和工作原理,即四路E1收發器的應用環境,著重介紹了四路E1板卡在整個系統中所扮演的角色和嵌入式處理器ARM的體系結構和特點,鑒于數據傳輸中對時鐘的要求比較嚴格,該文還介紹了FPGA技術,應用它主要是為系統提供各個精確的時鐘.然后,在分析了四路E1收發器的工作原理和比較了各類處理器特點的基礎上,提出了四路E1收發器的硬件設計,分別介紹了時鐘模塊、系統接口電路、存儲系統模塊、四通道E1合成器模塊、CPU模塊以及時隙交換模塊.接著,在研究分析了G.703和G.704等通信協議后,再根據系統要求提出了四路E1收發器的軟件設計.先介紹了實時操作系統RTXC,詳細闡述了ARM處理器啟動代碼程序的設計,然后給出了在此操作系統下軟件設計的整體結構,分四個任務分別闡述此軟件功能,其中詳細介紹了信令處理模塊、接口中斷處理模塊、系統運行監測模塊和RC消息LC消息處理模塊.最后介紹了軟件和硬件的調試方法以及設計過程中的調試開發過程,整個系統設計完成后,經過反復調試、測驗已達到了預期的效果,現正投入使用中.
上傳時間： 2013-04-24
上傳用戶：夢雨軒膂
智能家庭信息系統是集自動化、計算機、通信技術于一體的“3C”系統，它將各種家電產品結合成一個有機整體，實現了對家電設備進行集中或異地控制和管理，以及能夠與外界進行信息交互，以控制終端為突破口作為對家庭信息系統的研究，將有可能在以后的競爭中占據制高點，取得良好的經濟和社會效益。 本課題開發的智能家庭信息系統是以實際項目為背景，對基于網絡的嵌入式家庭信息系統進行了研究。通過對傳統智能家居的特點進行分析，指出了目前市場上的智能家居系統的局限性，提出了基于短距無線網絡的現代智能家居系統是將來的發展趨勢。 接著對智能家居控制的系統構架以及相關關鍵技術進行了分析和比較，指出基于IEEE802.15.4的ZigBee技術是目前最適合無線家居控制系統的無線標準，并對該標準進行了深入研究。 論文充分考慮到家庭信息化網絡的現狀和家庭內部各信息家電的互連、集中控制、遠程訪問與控制的需求，以及低成本實現的實際需要，及設備互連對傳輸帶寬和使用靈活性等特點的需要，設計了以無線ZigBee技術組成家庭網絡體系總體結構，避免了在家庭內部布線的缺陷，且滿足了功耗低，成本低，網絡容量大等要求。 設計了新型無線通訊模塊，該模塊主控芯片采用8位低功耗微控制器ATMEGA64及CHIPCON公司推出的首款符合2.4 GHZ IEEE802.15.4標準的射頻收發器CC2420來實現ZigBee模塊，它可以降低無線通訊的成本和提高無線通訊的可靠性，可以單獨使用，也可以嵌入其它設備。 論文采用了免費、公開的linux操作系統，并給出了在Linux上的開發流程。 最后，論文具體分析了無線ZigBee協議、ZigBee組網技術以及它們在將來的廣泛應用。深入地研究了HTTP超文本傳輸協議，設計了遠程客戶端訪問和控制家用電器的界面，并給出了部分軟件設計流程圖。
上傳時間： 2013-04-24
上傳用戶：agent
GPS(全球定位系統)是一種全方位的實時定位技術。隨著GPS技術的發展，基于PC機的導航定位系統由于其價格及功耗較高已不能滿足社會發展的需要，脫離PC端的嵌入式導航定位技術迅速發展起來。如今以ARM處理器作為主CPU的嵌入式硬件平臺，幾乎已經成為信息產業的硬件標準。一方面，它具有體積小、性能強、功耗低、可靠性高等特點；另一方面，它為高速、穩定地運行嵌入式操作系統提供了硬件基礎。因此由基于ARM處理器的硬件平臺和嵌入式操作系統構成的嵌入式系統已經被廣泛地應用于軍事國防、消費電子、網絡通信、工業控制等各種領域。本文就對基于ARM的GPS定位系統的開發進行了研究與實現。 本文主要對以下三個方面的技術進行了研究：一是對GPS技術進行了介紹，介紹了GPS技術的發展、原理、特點、系統組成和定位方式；二是搭建基于ARM的硬件平臺；三是對Windows CE操作系統的開發進行了詳細的描述。 硬件平臺設計以三星公司的ARM920T核的S3C2440A為微處理器，根據系統要求完成S3C2440A外圍器件的設計，包括64M NAND Flash、64MSDRAM、SD卡以及USB和串口通信的電路設計。而GPS模塊使用了GPS25LVS12通道的GPS接收機，并對GPS與ARM的通信接口和數據格式進行了描述。硬件系統設計采用了冗余設計，為以后系統的升級提供了空間。 在嵌入式操作系統上，我們選擇的是Windows CE操作系統。詳細介紹了平臺移植過程中Boot Loader開發，OAL層修改，以串口、鍵盤和LCD驅動為例介紹了驅動程序的開發，并詳細介紹了內核的定制過程。在應用程序開發中，介紹了從PB中導出SDK的過程以及EVC應用程序的調試。
上傳時間： 2013-07-09
上傳用戶：chongchong2016
隨著計算機技術和網絡的飛速發展，流媒體技術的產生滿足了人們快速獲取多媒體信息的需求。它基于RTP/RTCP協議，運用流式傳輸技術，可以使人們在最短的時間內獲得想要的多媒體資訊。流媒體技術可廣泛應用于視頻播放、視頻會議、遠程教育等。嵌入式系統是當前研究的另一個熱點。它具有低功耗、體積小、集成度高和專用性強等特點。嵌入式系統早期主要應用于軍事及航空航天領域，隨著工nternet的發展，新型的嵌入式系統正朝著信息家電IA(InformationAppliance)和3C(Computer、Commtlnication&Consumer)產品方向發展。 因此，基于嵌入式設備的流媒體傳輸就是一個非常有意義的研究方向。本文基于南京某公司的實際產品項目“電梯多媒體項目”，將流媒體技術與嵌入式設備相結合，應用于電梯之中，使多媒體資訊的傳播無處不在。 本文首先研究了流媒體傳輸的相關技術。深入研究了用于流媒體傳輸的實時傳輸與控制協議RTP/RTCP，掌握其結構與規則；研究了實時傳輸QoS控制技術，分析現有的一些網絡傳輸控制方法，分析了流媒體與嵌入式系統的特點。 本文然后詳細分析了基于窗口的擁塞控制方法和基于速率的擁塞控制方法的原理和適用范圍，并改進了其中基于發送端速率控制的擁塞控制方法，設計了一種基于接收端緩存和發送端速率控制相結合的流媒體傳輸控制方法。通過對接收端緩存剩余空間臨界點的設置與監控，來輔助調節發送端的數據發送速率。它既可以避免網絡擁塞，又可以提高流媒體的傳輸質量。 本文最后介紹了嵌入式Linux系統的移植，分析了網絡上開源的RTP/RTCP實現庫JRTPLIB，并結合本文實際需要，對RTCP中RR分組的結構做了修改，以此為基礎設計了一個系統，實現本文所改進的用于ARM流媒體傳輸控制的方法。
上傳時間： 2013-07-06
上傳用戶：ryb
隨著計算機技術、半導體技術、微電子技術技術的不斷融合，嵌入式系統的應用得到了迅猛發展。本文以嵌入式系統開發為背景，研究基于ARM和μC/OS-II的嵌入式系統及其在加密解密模塊中的應用。 本文在介紹了嵌入式系統和硬件實現Rijndael算法的研究現狀之后，簡要概述了Rijndael加密算法的結構、輪變換、密鑰擴展和該加密模塊選用Rijndael算法的原因以及ARM系列微處理器選型和S3C44BOX芯片體系結構、開發板平臺的選擇和板上主體硬件電路等相關內容。 在深入地研究了Rijndael加密算法之后以及根據嵌入式系統的一般要求，本文設計了一個基于ARM和μC/OS-II的嵌入式加密模塊。該加密模塊采用了32位高性能ARM微處理器S3C44BOX為硬件核心，并以嵌入式實時操作系統μC/OS-II為軟件平臺，在ARM ADS1.2環境下進行系統軟件開發。該加密模塊充分地利用了ARM微處理器性能高、功耗低和成本低的優勢以及發揮了μC/OS-II可移植性好、穩定性和可靠性高的優點。 本文重點論述了嵌入式加密模塊BootLoader文件的裝載、I/O端口初始化、基于S3C44BOX微處理器的μC/OS-II移植及應用軟件部分中任務和模塊的流程設計。在該加密模塊應用軟件設計部分中，對各個任務的創建、定義、優先級設置和事件的定義、對文件的操作進行了設計，并且按照系統軟件設計的流程描述了模塊所有任務和部分子模塊的功能。
上傳時間： 2013-05-24
上傳用戶：Alibabgu
隨著科學技術的發展與公共安全保障需求的提高，視頻監控系統在工業生產、日常生活、警備與軍事方面的應用越來越廣泛。采用基于 FPGA 的SOPC技術、H．264壓縮編碼技術和網絡傳輸控制技術實現網絡視頻監控系統，在穩定性、功能、成本與擴展性等方面都有著突出的優勢，具有重要的學術意義與實用意義， 本課題所設計的網絡視頻監控系統由以Nios Ⅱ為核心的嵌入式圖像服務器、相關網絡設備與若干PC機客戶端組成。嵌入式圖像服務器實時采集圖像，采用H．264 編碼算法進行壓縮，并持續監聽網絡。PC機客戶端可通過網絡對服務器進行遠程訪問，接收編碼數據，使用H．264解碼算法重建圖像并實時顯示，使監控人員有效地掌握現場情況， 在嵌入式圖像服務器設計階段，本文首先進行了芯片選型與開發平臺選擇。然后構建圖像采集子系統，采用雙緩存乒乓交換的方法設計圖像采集用戶自定義模塊。接著設計雙Nios Ⅱ架構的SOPC系統，闡述了雙軟核設計中定制連接、內存芯片共享、數據搬移、通信與互斥的解決方法。同時完成了網絡服務器的設計，采用μC/OS-Ⅱ進行多任務的管理與調度， H．264視頻壓縮編解碼算法設計與實現是本文的重點。文中首先分析H．264．標準，規劃編解碼器結構。接著設計了16×16幀內預測算法，并設計宏塊掃描方式，采用兩次判決策略進行預測模式選擇。然后設計4×4子塊掃描方式，編寫整數變換與量化算法程序。熵編碼采用Exp-Golomb編碼與CAVLC相結合的方案，針對除拖尾系數之外的非零系數值編碼子算法，實現了一種基于表示范圍判別的編碼方法。最后設計了網絡傳輸的碼流組成格式，并針對編碼算法設計相應解碼算法。使用VC++完成算法驗證，并進行測試，觀察不同參數下壓縮率與失真度的變化。 算法驗證完成后，本文進行了PC機客戶端設計，使其具有遠程訪問、H．264解碼與實時顯示的功能。同時將H．264 編碼算法程序移植到NiosⅡ中，并將嵌入式圖像服務器與若干客戶端接入網絡進行聯合調試，構建完整的網絡視頻監控系統， 實驗結果表明，本系統視頻壓縮率高，監控圖像質量良好，充分證明了系統軟硬件與圖像編解碼算法設計成功。本系統具有成本低、擴展性好及適用范圍廣等優點，發展前景十分廣闊。
上傳時間： 2013-08-03
上傳用戶：88mao
FPGA器件在通信、消費類電子等領域應用越來越廣泛，隨著FPGA規模的增大、功能的加強對時鐘的要求也越來越高。在FPGA中嵌入時鐘發生器對解決該問題是一個不錯的選擇。本論文首先，描述并分析了電荷泵鎖相環時鐘發生器的體系結構、組成單元及各單元的非理想特性；然后討論并分析了電荷泵鎖相環的小信號特性和瞬態特性；并給出了電荷泵鎖相環器件參數的計算表達式。其次，研究了環形振蕩器和鎖相環的相位噪聲特性。由于噪聲性能是時鐘發生器設計中的關鍵指標，本工作對此進行了較為詳細的分析。相位噪聲和抖動是衡量時鐘信號的兩個主要指標。文中從理論上推導了一階鎖相環的噪聲特性，并建立了由噪聲分析抖動和由抖動分析噪聲的解析表達式關系，并討論了環路低噪聲設計的基本原則。在前面討論和分析的基礎上，利用Hynix0.35umCMOS工藝設計了200MHz電荷泵鎖相環時鐘發生器，并進行了仿真。設計中環形振蕩器的延遲單元采用replica偏置結構，把延遲單元輸出擺幅限定在確定范圍，尾電流源采用cascode結構，增強電路對電源和襯底噪聲的抑制作用。通過增加限流管，改善電荷泵中的開關的非理想特性。
上傳時間： 2013-04-24
上傳用戶：變形金剛
偏振模色散(PMD)是限制光通信系統向高速率和大容量擴展的主要障礙，尤其是160Gb/s光傳輸系統中，由PMD引起的脈沖畸變現象更加嚴重。為了克服PMD帶來的危害，國內外已經開始了對PMD補償的研究。但是目前的補償系統復雜、成本高且補償效果不理想，因此采用前向糾錯(FEC)和偏振擾偏器配合抑制PMD的方法，可以實現低成本的PMD補償。 在實驗中將擾偏器連入光時分復用系統，通過觀察其工作前后的脈沖波形，發現擾偏器的應用改善了系統的性能。隨著系統速率的提高，對擾偏器速率的要求也隨之提高，目前市場上擾偏器的速率無法滿足160Gb/s光傳輸系統要求。通過對偏振擾偏器原理的分析，決定采用高速控制電路驅動偏振控制器的方法來實現高速擾偏器的設計。擾偏器采用鈮酸鋰偏振控制器，其響應時間小于100ns，是目前偏振控制器能夠達到的最高速率，但是將其用于160Gb/s高速光通信系統擾偏時，這個速率仍然偏低，因此，提出采用多段鈮酸鋰晶體并行擾偏的方法，彌補鈮酸鋰偏振控制器速率低的問題。通過對幾種處理器的分析和比較，選擇DSP+FPGA作為控制端，DSP芯片用于產生隨機數據，FPGA芯片具有豐富的I/O引腳，工作頻率高，可以實現大量數據的快速并行輸出。這樣的方案可以充分發揮DSP和FPGA各自的優勢。另外對數模轉換芯片也要求響應速度快，本論文以FPGA為核心，完成了FPGA與其它芯片的接口電路設計。在QuartusⅡ集成環境中進行FPGA的開發，使用VHDL語言和原理圖輸入法進行電路設計。 本文設計的偏振擾偏器在高速控制電路的驅動下，可以實現大量的數據處理，采用多段鈮酸鋰晶體并行工作的方法，可以提高偏振擾偏器的速率。利用本方案制作的擾偏器具有高擾偏速率，適合應用于160Gb/s光通信系統中進行PMD補償。
上傳時間： 2013-04-24
上傳用戶：suxuan110425
