介紹一種簡便的方法, 只用軟件就可以將轉(zhuǎn)換器位數(shù)提高, 并且還能同時(shí)提高采樣系統(tǒng)的信噪比。通過實(shí)際驗(yàn)證, 證明該方法是成功的。
上傳時(shí)間： 2013-11-11
上傳用戶：zhenyushaw
以雙音多頻信號(hào)為例，通過運(yùn)用快速傅里葉變換和Hanning窗等數(shù)學(xué)方法，分析了信號(hào)頻率，電平和相位之間的關(guān)系，推導(dǎo)出了計(jì)算非整周期正弦波形信噪比的算法，解決了數(shù)字信號(hào)處理中非整周期正弦波形信噪比計(jì)算精度低下的問題。以C編程語言進(jìn)行實(shí)驗(yàn)，證明了算法的正確性和可重用性，并可極大的提高工作效率。
上傳時(shí)間： 2014-01-18
上傳用戶：laomv123
介紹了基于AD549高精度快響應(yīng)低漂移微電流放大器的工作原理、電路設(shè)計(jì)和制造工藝、詞試技術(shù)，該微電流放大器是核反應(yīng)堆反應(yīng)性測量的關(guān)鍵部件之一，其低噪聲、快響應(yīng)與低漂移技術(shù)是精確測量反應(yīng)性重要因數(shù)之一。
上傳時(shí)間： 2013-10-25
上傳用戶：boyaboy
基于0．25gm PHEMT工藝，給出了兩個(gè)高增益K 波段低噪聲放大器．放大器設(shè)計(jì)中采用了三級(jí)級(jí)聯(lián)增加?xùn)艑挼碾娐方Y(jié)構(gòu)，通過前級(jí)源極反饋電感的恰當(dāng)選取獲得較高的增益和較低的噪聲；采用直流偏置上加阻容網(wǎng)絡(luò)，用來消除低頻增益和振蕩；三級(jí)電路通過電阻共用一組正負(fù)電源，使用方便，且電路性能較好，輸入輸出駐波比小于2．0；功率增益達(dá)24dB；噪聲系數(shù)小于3．5dB．兩個(gè)放大器都有較高的動(dòng)態(tài)范圍和較小的面積，放大器ldB壓縮點(diǎn)輸出功率大于15dBm；芯片尺寸為1mm×2mm×0．1mm．該放大器可以應(yīng)用在24GHz汽車?yán)走_(dá)前端和26．5GHz本地多點(diǎn)通信系統(tǒng)中．
上傳時(shí)間： 2014-12-23
上傳用戶：masochism
設(shè)計(jì)一種壓控電壓源型二階有源低通濾波電路,并利用Multisim10仿真軟件對(duì)電路的頻率特性、特征參量等進(jìn)行了仿真分析,仿真結(jié)果與理論設(shè)計(jì)一致,為有源濾波器的電路設(shè)計(jì)提供了EDA手段和依據(jù)。
上傳時(shí)間： 2013-11-12
上傳用戶：名爵少年
提出了一種應(yīng)用于CSTN-LCD系統(tǒng)中低功耗、高轉(zhuǎn)換速率的跟隨器的實(shí)現(xiàn)方案。基于GSMC±9V的0.18 μm CMOS高壓工藝SPICE模型的仿真結(jié)果表明，在典型的轉(zhuǎn)角下，打開2個(gè)輔助模塊時(shí)，靜態(tài)功耗約為35 μA；關(guān)掉輔助模塊時(shí)，主放大器的靜態(tài)功耗為24 μA。有外接1 μF的大電容時(shí)，屏幕上的充放電時(shí)間為10 μs；沒有外接1μF的大電容時(shí)，屏幕上的充放電時(shí)間為13μs。驗(yàn)證表明，該跟隨器能滿足CSTN-LCD系統(tǒng)低功耗、高轉(zhuǎn)換速率性能要求。
上傳時(shí)間： 2013-11-18
上傳用戶：kxyw404582151
為解決ISM頻段低噪聲放大器降低失配與減小噪聲之間的矛盾,提出了一種改善放大器性能的設(shè)計(jì)方法.分析了單項(xiàng)參數(shù)的變化規(guī)律,提出了提高綜合性能的方法,給出了放大器封裝模型的電路結(jié)構(gòu).對(duì)射頻放大器SP模型和封裝模型進(jìn)行仿真.仿真結(jié)果表明,輸入和輸出匹配網(wǎng)絡(luò)對(duì)放大器的性能有影響,所提出的設(shè)計(jì)方法能有效分配性能指標(biāo),為改善ISM頻段低噪聲放大器的性能提出了一種新的途徑
標(biāo)簽： ISM 頻段 低噪聲放大器 設(shè)計(jì)方法
上傳時(shí)間： 2013-11-10
上傳用戶：909000580
摘要: 介紹了時(shí)鐘分相技術(shù)并討論了時(shí)鐘分相技術(shù)在高速數(shù)字電路設(shè)計(jì)中的作用。 關(guān)鍵詞: 時(shí)鐘分相技術(shù); 應(yīng)用 中圖分類號(hào): TN 79 文獻(xiàn)標(biāo)識(shí)碼:A 文章編號(hào): 025820934 (2000) 0620437203 時(shí)鐘是高速數(shù)字電路設(shè)計(jì)的關(guān)鍵技術(shù)之一, 系統(tǒng)時(shí)鐘的性能好壞, 直接影響了整個(gè)電路的 性能。尤其現(xiàn)代電子系統(tǒng)對(duì)性能的越來越高的要求, 迫使我們集中更多的注意力在更高頻率、 更高精度的時(shí)鐘設(shè)計(jì)上面。但隨著系統(tǒng)時(shí)鐘頻率的升高。我們的系統(tǒng)設(shè)計(jì)將面臨一系列的問 題。 1) 時(shí)鐘的快速電平切換將給電路帶來的串?dāng)_(Crosstalk) 和其他的噪聲。 2) 高速的時(shí)鐘對(duì)電路板的設(shè)計(jì)提出了更高的要求: 我們應(yīng)引入傳輸線(T ransm ission L ine) 模型, 并在信號(hào)的匹配上有更多的考慮。 3) 在系統(tǒng)時(shí)鐘高于100MHz 的情況下, 應(yīng)使用高速芯片來達(dá)到所需的速度, 如ECL 芯 片, 但這種芯片一般功耗很大, 再加上匹配電阻增加的功耗, 使整個(gè)系統(tǒng)所需要的電流增大, 發(fā) 熱量增多, 對(duì)系統(tǒng)的穩(wěn)定性和集成度有不利的影響。 4) 高頻時(shí)鐘相應(yīng)的電磁輻射(EM I) 比較嚴(yán)重。 所以在高速數(shù)字系統(tǒng)設(shè)計(jì)中對(duì)高頻時(shí)鐘信號(hào)的處理應(yīng)格外慎重, 盡量減少電路中高頻信 號(hào)的成分, 這里介紹一種很好的解決方法, 即利用時(shí)鐘分相技術(shù), 以低頻的時(shí)鐘實(shí)現(xiàn)高頻的處 理。 1 時(shí)鐘分相技術(shù) 我們知道, 時(shí)鐘信號(hào)的一個(gè)周期按相位來分, 可以分為360°。所謂時(shí)鐘分相技術(shù), 就是把 時(shí)鐘周期的多個(gè)相位都加以利用, 以達(dá)到更高的時(shí)間分辨。在通常的設(shè)計(jì)中, 我們只用到時(shí)鐘 的上升沿(0 相位) , 如果把時(shí)鐘的下降沿(180°相位) 也加以利用, 系統(tǒng)的時(shí)間分辨能力就可以 提高一倍(如圖1a 所示)。同理, 將時(shí)鐘分為4 個(gè)相位(0°、90°、180°和270°) , 系統(tǒng)的時(shí)間分辨就 可以提高為原來的4 倍(如圖1b 所示)。 以前也有人嘗試過用專門的延遲線或邏輯門延時(shí)來達(dá)到時(shí)鐘分相的目的。用這種方法產(chǎn)生的相位差不夠準(zhǔn)確, 而且引起的時(shí)間偏移(Skew ) 和抖動(dòng) (J itters) 比較大, 無法實(shí)現(xiàn)高精度的時(shí)間分辨。 近年來半導(dǎo)體技術(shù)的發(fā)展, 使高質(zhì)量的分相功能在一 片芯片內(nèi)實(shí)現(xiàn)成為可能, 如AMCC 公司的S4405, CY2 PRESS 公司的CY9901 和CY9911, 都是性能優(yōu)異的時(shí)鐘 芯片。這些芯片的出現(xiàn), 大大促進(jìn)了時(shí)鐘分相技術(shù)在實(shí)際電 路中的應(yīng)用。我們?cè)谶@方面作了一些嘗試性的工作: 要獲得 良好的時(shí)間性能, 必須確保分相時(shí)鐘的Skew 和J itters 都 比較小。因此在我們的設(shè)計(jì)中, 通常用一個(gè)低頻、高精度的 晶體作為時(shí)鐘源, 將這個(gè)低頻時(shí)鐘通過一個(gè)鎖相環(huán)(PLL ) , 獲得一個(gè)較高頻率的、比較純凈的時(shí)鐘, 對(duì)這個(gè)時(shí)鐘進(jìn)行分相, 就可獲得高穩(wěn)定、低抖動(dòng)的分 相時(shí)鐘。 這部分電路在實(shí)際運(yùn)用中獲得了很好的效果。下面以應(yīng)用的實(shí)例加以說明。2 應(yīng)用實(shí)例 2. 1 應(yīng)用在接入網(wǎng)中 在通訊系統(tǒng)中, 由于要減少傳輸 上的硬件開銷, 一般以串行模式傳輸 圖3 時(shí)鐘分為4 個(gè)相位 數(shù)據(jù), 與其同步的時(shí)鐘信號(hào)并不傳輸。 但本地接收到數(shù)據(jù)時(shí), 為了準(zhǔn)確地獲取 數(shù)據(jù), 必須得到數(shù)據(jù)時(shí)鐘, 即要獲取與數(shù) 據(jù)同步的時(shí)鐘信號(hào)。在接入網(wǎng)中, 數(shù)據(jù)傳 輸?shù)慕Y(jié)構(gòu)如圖2 所示。 數(shù)據(jù)以68MBös 的速率傳輸, 即每 個(gè)bit 占有14. 7ns 的寬度, 在每個(gè)數(shù)據(jù) 幀的開頭有一個(gè)用于同步檢測的頭部信息。我們要找到與它同步性好的時(shí)鐘信號(hào), 一般時(shí)間 分辨應(yīng)該達(dá)到1ö4 的時(shí)鐘周期。即14. 7ö 4≈ 3. 7ns, 這就是說, 系統(tǒng)時(shí)鐘頻率應(yīng)在300MHz 以 上, 在這種頻率下, 我們必須使用ECL inp s 芯片(ECL inp s 是ECL 芯片系列中速度最快的, 其 典型門延遲為340p s) , 如前所述, 這樣對(duì)整個(gè)系統(tǒng)設(shè)計(jì)帶來很多的困擾。 我們?cè)谶@里使用鎖相環(huán)和時(shí)鐘分相技術(shù), 將一個(gè)16MHz 晶振作為時(shí)鐘源, 經(jīng)過鎖相環(huán) 89429 升頻得到68MHz 的時(shí)鐘, 再經(jīng)過分相芯片AMCCS4405 分成4 個(gè)相位, 如圖3 所示。 我們只要從4 個(gè)相位的68MHz 時(shí)鐘中選擇出與數(shù)據(jù)同步性最好的一個(gè)。選擇的依據(jù)是: 在每個(gè)數(shù)據(jù)幀的頭部(HEAD) 都有一個(gè)8bit 的KWD (KeyWord) (如圖1 所示) , 我們分別用 這4 個(gè)相位的時(shí)鐘去鎖存數(shù)據(jù), 如果經(jīng)某個(gè)時(shí)鐘鎖存后的數(shù)據(jù)在這個(gè)指定位置最先檢測出這 個(gè)KWD, 就認(rèn)為下一相位的時(shí)鐘與數(shù)據(jù)的同步性最好(相關(guān))。 根據(jù)這個(gè)判別原理, 我們?cè)O(shè)計(jì)了圖4 所示的時(shí)鐘分相選擇電路。 在板上通過鎖相環(huán)89429 和分相芯片S4405 獲得我們所要的68MHz 4 相時(shí)鐘: 用這4 個(gè) 時(shí)鐘分別將輸入數(shù)據(jù)進(jìn)行移位, 將移位的數(shù)據(jù)與KWD 作比較, 若至少有7bit 符合, 則認(rèn)為檢 出了KWD。將4 路相關(guān)器的結(jié)果經(jīng)過優(yōu)先判選控制邏輯, 即可輸出同步性最好的時(shí)鐘。這里, 我們運(yùn)用AMCC 公司生產(chǎn)的 S4405 芯片, 對(duì)68MHz 的時(shí)鐘進(jìn)行了4 分 相, 成功地實(shí)現(xiàn)了同步時(shí)鐘的獲取, 這部分 電路目前已實(shí)際地應(yīng)用在某通訊系統(tǒng)的接 入網(wǎng)中。 2. 2 高速數(shù)據(jù)采集系統(tǒng)中的應(yīng)用 高速、高精度的模擬- 數(shù)字變換 (ADC) 一直是高速數(shù)據(jù)采集系統(tǒng)的關(guān)鍵部 分。高速的ADC 價(jià)格昂貴, 而且系統(tǒng)設(shè)計(jì) 難度很高。以前就有人考慮使用多個(gè)低速 圖5 分相技術(shù)應(yīng)用于采集系統(tǒng) ADC 和時(shí)鐘分相, 用以替代高速的ADC, 但由 于時(shí)鐘分相電路產(chǎn)生的相位不準(zhǔn)確, 時(shí)鐘的 J itters 和Skew 比較大(如前述) , 容易產(chǎn)生較 大的孔徑晃動(dòng)(Aperture J itters) , 無法達(dá)到很 好的時(shí)間分辨。 現(xiàn)在使用時(shí)鐘分相芯片, 我們可以把分相 技術(shù)應(yīng)用在高速數(shù)據(jù)采集系統(tǒng)中: 以4 分相后 圖6 分相技術(shù)提高系統(tǒng)的數(shù)據(jù)采集率 的80MHz 采樣時(shí)鐘分別作為ADC 的 轉(zhuǎn)換時(shí)鐘, 對(duì)模擬信號(hào)進(jìn)行采樣, 如圖5 所示。 在每一采集通道中, 輸入信號(hào)經(jīng)過 緩沖、調(diào)理, 送入ADC 進(jìn)行模數(shù)轉(zhuǎn)換, 采集到的數(shù)據(jù)寫入存儲(chǔ)器(M EM )。各個(gè) 采集通道采集的是同一信號(hào), 不過采樣 點(diǎn)依次相差90°相位。通過存儲(chǔ)器中的數(shù) 據(jù)重組, 可以使系統(tǒng)時(shí)鐘為80MHz 的采 集系統(tǒng)達(dá)到320MHz 數(shù)據(jù)采集率(如圖6 所示)。 3 總結(jié) 靈活地運(yùn)用時(shí)鐘分相技術(shù), 可以有效地用低頻時(shí)鐘實(shí)現(xiàn)相當(dāng)于高頻時(shí)鐘的時(shí)間性能, 并 避免了高速數(shù)字電路設(shè)計(jì)中一些問題, 降低了系統(tǒng)設(shè)計(jì)的難度。
標(biāo)簽： 時(shí)鐘 分相 技術(shù)應(yīng)用
上傳時(shí)間： 2013-12-17
上傳用戶：xg262122
文中介紹了一款超高頻窄帶低噪聲放大器電路，該電路結(jié)構(gòu)小巧（20 mm ×13 mm ，厚度為0.6 mm），功能可靠、穩(wěn)定。放大器芯片采用3SK318YB，該芯片具有高增益、低噪聲等特點(diǎn)。電路主要用于超高頻段微波通信，電路拓?fù)浣Y(jié)構(gòu)采用反饋型、穩(wěn)定衰減器法和低端增益衰減法進(jìn)行設(shè)計(jì)。生產(chǎn)成品并經(jīng)測試，該產(chǎn)品性價(jià)比高，完全達(dá)到了設(shè)計(jì)要求
上傳時(shí)間： 2013-11-03
上傳用戶：xja31415
今天，電視機(jī)與視訊轉(zhuǎn)換盒應(yīng)用中的大多數(shù)調(diào)諧器采用的都是傳統(tǒng)單變換MOPLL概念。這種調(diào)諧器既能處理模擬電視訊號(hào)也能處理數(shù)字電視訊號(hào)，或是同時(shí)處理這兩種電視訊號(hào)(即所謂的混合調(diào)諧器)。在設(shè)計(jì)這種調(diào)諧器時(shí)需考慮的關(guān)鍵因素包括低成本、低功耗、小尺寸以及對(duì)外部組件的選擇。本文將介紹如何用英飛凌的MOPLL調(diào)諧芯片TUA6039-2或其影像版TUA6037實(shí)現(xiàn)超低成本調(diào)諧器參考設(shè)計(jì)。這種單芯片ULC調(diào)諧器整合了射頻和中頻電路，可工作在5V或3.3V，功耗可降低34%。設(shè)計(jì)采用一塊單層PCB，進(jìn)一步降低了系統(tǒng)成本，同時(shí)能處理DVB-T/PAL/SECAM、ISDB-T/NTSC和ATSC/NTSC等混合訊號(hào)，可支持幾乎全球所有地區(qū)標(biāo)準(zhǔn)。圖1為采用TUA6039-2/TUA6037設(shè)計(jì)單變換調(diào)諧器架構(gòu)圖。該調(diào)諧器實(shí)際上不僅是一個(gè)射頻調(diào)諧器，也是一個(gè)half NIM，因?yàn)樗酥蓄l模塊。射頻輸入訊號(hào)透過一個(gè)簡單的高通濾波器加上中頻與民間頻段(CB)陷波器的組合電路進(jìn)行分離。該設(shè)計(jì)沒有采用PIN二極管進(jìn)行頻段切換，而是采用一個(gè)非常簡單的三工電路進(jìn)行頻段切換。天線阻抗透過高感抗耦合電路變換至已調(diào)諧的輸入電路。然后透過英飛凌的高增益半偏置MOSFET BF5030W對(duì)預(yù)選訊號(hào)進(jìn)行放大。BG5120K雙MOSFET可以用于兩個(gè)VHF頻段。在接下來的調(diào)諧后帶通濾波器電路中，則進(jìn)行信道選擇和鄰道與影像頻率等多余訊號(hào)的抑制。前級(jí)追蹤陷波器和帶通濾波器的容性影像頻率補(bǔ)償電路就是專門用來抑制影像頻率。
上傳時(shí)間： 2013-11-19
上傳用戶：ryb
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
