智能家庭信息系統是集自動化、計算機、通信技術于一體的“3C”系統，它將各種家電產品結合成一個有機整體，實現了對家電設備進行集中或異地控制和管理，以及能夠與外界進行信息交互，以控制終端為突破口作為對家庭信息系統的研究，將有可能在以后的競爭中占據制高點，取得良好的經濟和社會效益。 本課題開發的智能家庭信息系統是以實際項目為背景，對基于網絡的嵌入式家庭信息系統進行了研究。通過對傳統智能家居的特點進行分析，指出了目前市場上的智能家居系統的局限性，提出了基于短距無線網絡的現代智能家居系統是將來的發展趨勢。 接著對智能家居控制的系統構架以及相關關鍵技術進行了分析和比較，指出基于IEEE802.15.4的ZigBee技術是目前最適合無線家居控制系統的無線標準，并對該標準進行了深入研究。 論文充分考慮到家庭信息化網絡的現狀和家庭內部各信息家電的互連、集中控制、遠程訪問與控制的需求，以及低成本實現的實際需要，及設備互連對傳輸帶寬和使用靈活性等特點的需要，設計了以無線ZigBee技術組成家庭網絡體系總體結構，避免了在家庭內部布線的缺陷，且滿足了功耗低，成本低，網絡容量大等要求。 設計了新型無線通訊模塊，該模塊主控芯片采用8位低功耗微控制器ATMEGA64及CHIPCON公司推出的首款符合2.4 GHZ IEEE802.15.4標準的射頻收發器CC2420來實現ZigBee模塊，它可以降低無線通訊的成本和提高無線通訊的可靠性，可以單獨使用，也可以嵌入其它設備。 論文采用了免費、公開的linux操作系統，并給出了在Linux上的開發流程。 最后，論文具體分析了無線ZigBee協議、ZigBee組網技術以及它們在將來的廣泛應用。深入地研究了HTTP超文本傳輸協議，設計了遠程客戶端訪問和控制家用電器的界面，并給出了部分軟件設計流程圖。
上傳時間： 2013-04-24
上傳用戶：agent
FPGA器件在通信、消費類電子等領域應用越來越廣泛，隨著FPGA規模的增大、功能的加強對時鐘的要求也越來越高。在FPGA中嵌入時鐘發生器對解決該問題是一個不錯的選擇。本論文首先，描述并分析了電荷泵鎖相環時鐘發生器的體系結構、組成單元及各單元的非理想特性；然后討論并分析了電荷泵鎖相環的小信號特性和瞬態特性；并給出了電荷泵鎖相環器件參數的計算表達式。其次，研究了環形振蕩器和鎖相環的相位噪聲特性。由于噪聲性能是時鐘發生器設計中的關鍵指標，本工作對此進行了較為詳細的分析。相位噪聲和抖動是衡量時鐘信號的兩個主要指標。文中從理論上推導了一階鎖相環的噪聲特性，并建立了由噪聲分析抖動和由抖動分析噪聲的解析表達式關系，并討論了環路低噪聲設計的基本原則。在前面討論和分析的基礎上，利用Hynix0.35umCMOS工藝設計了200MHz電荷泵鎖相環時鐘發生器，并進行了仿真。設計中環形振蕩器的延遲單元采用replica偏置結構，把延遲單元輸出擺幅限定在確定范圍，尾電流源采用cascode結構，增強電路對電源和襯底噪聲的抑制作用。通過增加限流管，改善電荷泵中的開關的非理想特性。
上傳時間： 2013-04-24
上傳用戶：變形金剛
本文研制的數據采集器，用于采集導彈過載模擬試車臺的各種參數,來評價導彈在飛行過程中的性能，由于試車臺是高速旋轉體，其工作環境惡劣，受電磁干擾大，而且設備要求高，如果遇到設備故障或設備事故，其損失相當巨大，保證設備的安全性和可靠性較為困難。 本文在分析數字通信技術的基礎上，選用了基于現場可編程邏輯陣列(FPGA)采用脈沖編碼調制(PCM)通信實現多路數據采集器的設計，其優點是FPGA技術在數據采集器中可以進行模塊化設計，增加了系統的抗干擾性、靈活性和適應性，并且可以將整個PCM通信系統設計成可編程序系統，用戶只要稍加變更程序，則系統的被測路數、幀結構、碼速率、標度等均可改變以適應任何場合。并且采用合理的糾錯和加密編碼能夠實現數據在傳輸工程中的完整性和安全性。 通過對PCM通信的特點研究，研制了一套集采集與傳輸的系統。文章給出了各個模塊的具體建模與設計，系統采用的是FPGA技術來實現數據采集和信號處理，采用VHDL實現了數字復接器和分接器、編解碼器、調制與解調模塊的建模與設計。采用基于NiosII實現串口通訊，構建了實時性和準確性通信網絡，實現了數據的采集。 測試數據和數據采集的實驗結果證明，采用FPGA技術實現PCM信號的編碼、傳輸、解碼，能夠有較強的抗干擾性、抗噪聲性能好、差錯可控、易加密、易與現代技術結合，并且誤碼率較低，要遠遠優于傳統的方法。
上傳時間： 2013-04-24
上傳用戶：com1com2
隨著計算機技術的發展，嵌入式系統已成為計算機領域的一個重要組成部分，并成為近年來新興的研究熱點。ARM9TDMI是一種高效、低功耗的RISK處理器，以該內核為核心的S3C2410X是一款基于以太網應用的高性價比16/32位微控制器，非常適合嵌入式產品。文本提出并研究了基于ARM-Linux的嵌入式產品平臺，完成了系統的硬件和軟件設計、實現了操作系統的裁減和移植。并且系統充分利用ARM處理器高性能、低功耗、低成本的優點，擴展平臺通用接口，為今后開發基于該平臺的應用系統提供了捷徑。 Linux由于其代碼開放性以及強大的網絡功能等特點，在許多的嵌入式網絡設備中有著廣泛應用，與其他的嵌入式操作系統相比，具有著更多的優勢。因此本課題將其作為硬件平臺的操作系統，并在這個系統中實現Linux的一些基本操作。論文中介紹的硬件和軟件平臺也可以為實際應用提供很好的開發起點。 USB作為一種總線技術，已經得到快速的普及和應用，本文實現了Linux操作系統下USB驅動程序的編程設計；此外，本文將嵌入式技術與無線通信技術結合起來，實現了基于ARM-9處理器的無線通信平臺的開發。 歸納起來本課題具體工作如下： 1)調研了國內外嵌入式系統開發的現狀和發展趨勢。并且詳細論述了基于ARM-9處理器的硬件結構、嵌入式操作系統以及開發流程。 2)詳細研究了Linux在ARM-9硬件平臺上的移植。包括移植環境的建立、BootLoader的制作、Linux的裁減和移植、根文件的制作等。 3)詳細分析并開發了Linux下USB驅動，包括主機控制器驅動以及設備驅動等內容。 4)基于ARM-9嵌入式微處理器，利用其性價比高，功能豐富，接口完善，可擴展性強等優點將移動通信技術與嵌入式系統融合在一起。實現基于ARM-9處理器的無線通信平臺的開發。
上傳時間： 2013-04-24
上傳用戶：lwt123
數字語音通信是當前信息產業中發展最快、普及面最廣的業務。語音信號壓縮編碼是數字語音信號處理的一個方面，它和通信領域聯系最為密切。在現有的語音編碼中，美國聯邦標準混合激勵線性預測（MELP—Mixed Excited Linear Prediction）算法在2．4kb/s的碼率下取得了較好的語音質量，具有廣闊的應用前景。 FPGA作為一種快速、高效的硬件平臺在數字信號處理和通信領域具有著獨特的優勢。現代大容量、高速度的FPGA一般都內嵌有可配置的高速RAM、PLL、LVDS、LVTTL以及硬件乘法累加器等DSP模塊。用FPGA來實現數字信號處理可以很好地解決并行性和速度問題，而且其靈活的可配置特性，使得FPGA構成的DSP系統非常易于修改、測試及硬件升級。 本論文闡述了一種基于FPGA的混合激勵線性預測聲碼器的研究與設計。首先介紹了語音編碼研究的發展狀況以及低速率語音編碼研究的意義，接著在對MELP算法進行深入分析的基礎上，提出了利用DSP Builder在Matlab中建模的思路及實現過程，最后本文把重點放在MELP聲碼器的編解碼器設計上，利用DSP Builder、QuartusⅡ分別設計了其中的濾波器、分幀加窗處理、線性預測分析等關鍵模塊。 在Simulink環境下運用SignalCompiler對編解碼系統進行功能仿真，為了便于仿真，系統中沒有設計的模塊在Simulink中用數學模型代替，仿真結果表明，合成語音信號與原始信號很好的擬合，系統編解碼后語音質量基本良好。
上傳時間： 2013-06-02
上傳用戶：lili1990
擴頻通信技術是信息時代的三大高技術通信傳輸方式之一，與常規的通信技術相比。具有低截獲率、強抗噪聲、抗干擾性，具有信息隱蔽和多址通信等特點，目前已從軍事領域向民用領域迅速發展。在民用化之后，它被迅速推廣到各種公用和專用通信網絡之中，如衛星通信、數據傳輸、定位、測距等系統中。 擴頻通信技術中，最常見的是直接序列擴頻通信(DSSS)系統，然而目前專用擴頻芯片大部分功能都已固化。缺少產品開發的靈活性。其次，目前用FPGA與DSP相結合實現的直接序列擴頻的收發系統比較多，系統復雜且成本高。另外，現代擴頻通信系統在接收和發送端需要完成許多快速復雜的信號處理，這對電路的可靠性和處理速度提出了更高的要求。因此，設計一個全部用FPGA技術實現的擴頻通信收、發系統具有較強的實際應用價值。 根據FPGA的高速并行處理能力和全硬件實現的特點，采用直接序列擴頻技術，借助QuartusⅡ6.0及Protel99se工具，完成了系統的軟件仿真和硬件電路設計。實驗結果表明，比用傳統的FPGA與DSP相結合實現方式，提高了處理速度，減少了硬件延時。同時采用了流水線技術，提高了系統并行處理的能力。并且系統功能可以通過程序來修改和升級，與專用擴頻芯片相比，具有很大的靈活性。所有模塊都集成在一個芯片中，提高了系統的穩定性和可靠性。
上傳時間： 2013-05-18
上傳用戶：天天天天
本文應用EDA技術，基于FPGA器件設計與實現UART，并采用CRC校驗。主要工作如下： 1、在異步串行通信電路部分完全用FPGA來實現。選用Xilinx公司的SpartanⅢ系列的XC3S1000來實現異步串行通信的接收、發送和接口控制功能，利用FPGA集成度比較高，具有在線可編程能力，在其完成各種功能的同時，完全可以將串行通信接口構建其中，可根據實際需求分配資源。 2、利用VerilogHDL語言非常容易掌握，功能比VHDL更強大的特點，可以在設計時不斷修改程序，來適用不同規模的應用，而且采用Verilog輸入法與工藝性無關，利用系統設計時對芯片的要求，施加不同的約束條件，即可設計出實際電路。 3、利用ModelSim仿真工具對程序進行功能仿真和時序仿真，以驗證設計是否能獲得所期望的功能，確定設計程序配置到邏輯芯片之后是否可以運行，以及程序在目標器件中的時序關系。 4、為保證數據傳輸的正確性，采用循環冗余校驗CRC(CyclicRedundancyCheck)，該編碼簡單，誤判概率低，為了減少硬件成本，降低硬件設計的復雜度，本設計通過CRC算法軟件實現。 實驗結果表明，基于EDA技術的現場可編程門陣列FPGA集成度高，結構靈活，設計方法多樣，開發周期短，調試方便，修改容易，采用FPGA較好地實現了串行數據的通信功能，并對數據作了一定的處理，本設計中為CRC校驗。另外，可以利用FPGA的在線可編程特性，對本設計電路進行功能擴展，以滿足更高的要求。
上傳時間： 2013-04-24
上傳用戶：Altman
在數字化、信息化的時代，數字集成電路應用得非常廣泛。隨著微電子技術和工藝的發展，數字集成電路從電子管、晶體管、中小規模集成電路、超大規模集成電路(VLSIC)逐步發展到今天的專用集成電路(ASIC)。但是ASIC因其設計周期長，改版投資大，靈活性差等缺陷制約著它的應用范圍。可編程邏輯器件的出現彌補了ASIC的缺陷，使得設計的系統變得更加靈活，設計的電路體積更加小型化，重量更加輕型化，設計的成本更低，系統的功耗也更小了。FPGA是英文Field Programmable Gate Array的縮寫，即現場可編程門陣列，它是在PAL、GAL、EPID等可編程器件的基礎上進一步發展的產物。它是作為專用集成電路(ASIC)領域中的一種半定制電路而出現的，既解決了定制電路的不足，又克服了原有可編程器件門電路數有限的缺點。 本論文撰寫的是用FPGA來實現無人小飛機系統中基帶信號的處理過程。整個信號處理過程全部采用VHDL硬件描述語言來設計，并用Modelsim仿真系統功能進行調試，最后使用了Xilinx 公司可編程的FPGA芯片XC2S100完成，滿足系統設計的要求。 本文首先研究和討論了無線通信系統中基帶信號處理的總體結構，接著詳細闡述了各個模塊的設計原理和方法，以及FPGA結果分析，最后就關鍵技術和難點作了詳細的分析和研究。本文的最大特色是整個系統全部采用FPGA的方法來設計實現，修改靈活，體積小，功耗小。本系統的設計包括了數字鎖相環、糾錯編解碼、碼組交織、擾碼加入、巴克碼插入、幀同步識別、DPSK調制解調及選擇了整體的時序，所有的組成部分都經過了反復地修改和調試，取得了良好的數據處理效果，其關鍵之處與難點都得到了妥善地解決。本文分別在發射部分(編碼加調制)和接收部分(解調加解碼)相獨立和相聯系的情況下，獲得了仿真與實測結果。
上傳時間： 2013-07-05
上傳用戶：acon
隨著科學技術水平的不斷提高，數字集成電路被廣泛應用。通用串行總線USB(Universal Serial Bus)是計算機與外圍設備互連的標準接口之一，是一種點對點的通信接口，可同時支持多個外圍設備。USB2.0規范的通信速率非常高，其峰值可達480Mbit/s，使得它已經成為目前最流行的外設接口標準。FPGA芯片是今后電子產品發展的趨勢，帶有USB接口的FPGA系統將有很好的市場需求和發展前景。 論文主要從研究FPGA的結構、Xilinx公司Spartan3F系列中的XC3S400的引腳功能、了解FPGA開發流程、熟悉USB2.0的通信協議以及驅動的一些基本知識入手，目的是完成帶有USB接口的FPGA的PCB板的制作和FPGA內部程序的編寫以及USB固件的開發。結合了Cypress公司的上位機，開發了基于USB接口的FPGA和PC機通信系統，能夠進行數據傳輸。論文研究了Xilinx的3S400芯片的內部結構和各個引腳的功能，設計了關于Xilinx的3S400最小系統電路圖，在Xilinx的FPGA的開發環境，編寫了FPGA的代碼。由于FPGA內嵌的USB2.0的內核價格昂貴，需要向生產FPGA的芯片廠商購買，因此論文選擇了外接USB芯片，雖然增加了PCB板的面積，但其開發成本較低，且技術成熟，大多數USB通信研究者進行廣泛研究。論文在詳細介紹了USB2.0的通信協議，Cypress公司生產的CY7C68013芯片的結構，以及其固件的開發基礎上，開發了基于FPGA的USB與PC機的通信系統，該通信系統可以和上位機進行點對點的數據傳輸，為大批量的數據通信產品的開發提供了研究和生產的基礎。
上傳時間： 2013-07-26
上傳用戶：xz85592677
基于0．25gm PHEMT工藝，給出了兩個高增益K 波段低噪聲放大器．放大器設計中采用了三級級聯增加柵寬的電路結構，通過前級源極反饋電感的恰當選取獲得較高的增益和較低的噪聲；采用直流偏置上加阻容網絡，用來消除低頻增益和振蕩；三級電路通過電阻共用一組正負電源，使用方便，且電路性能較好，輸入輸出駐波比小于2．0；功率增益達24dB；噪聲系數小于3．5dB．兩個放大器都有較高的動態范圍和較小的面積，放大器ldB壓縮點輸出功率大于15dBm；芯片尺寸為1mm×2mm×0．1mm．該放大器可以應用在24GHz汽車雷達前端和26．5GHz本地多點通信系統中．
上傳時間： 2014-12-23
上傳用戶：masochism
