5分鐘學會 使用 CPLD \r\nVHDL語言
標簽： CPLD VHDL 分 語言
上傳時間： 2013-08-11
上傳用戶：1051290259
使用Verilog編寫的同步FIFO，可通過設置程序中的DEPTH設置FIFO的深度，FIFO_WRITE_CLOCK上升沿向FIFO中寫入數據，\r\nFIFO_READ_CLOCK上升沿讀取數據。本程序對FIFO上層操作簡單實用。
標簽： Verilog FIFO 編寫
上傳時間： 2013-08-12
上傳用戶：ljt101007
PFGA的驅動 可直接使用 希望對大家有幫助\r\n
標簽： PFGA 驅動
上傳用戶：koulian
一篇關于使用cordic實現動態配置以提高FPGA的整體性能的高效算法具體詳解，很實用哦
標簽： cordic FPGA 動態配置 性能
上傳時間： 2013-08-13
上傳用戶：a471778
教大家如何使用FPGA中的SignalTap，這是一個相當有用的工具
標簽： SignalTap FPGA 家 如何使用
上傳用戶：hakim
】本文介紹了一個使用單片機和CPLD聯合控制步進電機的方案。首先闡明步進電機的工作原理及控制方法，然后\r\n提出了系統的軟硬件設計框架，詳細討論了單片機和CPLD的邏輯接口問題和交換數據的協議，以及用狀態機來設計脈沖分配器\r\n的方法。
標簽： CPLD 用單片機 控制 步進電機
上傳時間： 2013-08-14
上傳用戶：y13567890
fpga 基于FPGA的mif文件創建與使用
標簽： FPGA mif
上傳用戶：一天睡三次
本資料適合fpga初學者入門使用，包括：fpga設計資料大全，fpga的交流電機控制，fpga的中文培訓教程
標簽： fpga 初學者
上傳時間： 2013-08-15
上傳用戶：hhkpj
介紹了Xilinx最新的EDK9．1i和ISE9．1i等工具的設計使用流程
標簽： EDK9 ISE9 流程
上傳時間： 2013-08-16
上傳用戶：sunjet
使用FPGA實現直方圖基本處理——均衡化、規定化的例子
標簽： FPGA 直方圖 均衡
上傳用戶：bensonlly
蟲蟲下載站版權所有 京ICP備2021023401號-1
