PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時間： 2013-11-17
上傳用戶：cjf0304
免費分享版網(wǎng)路硬碟 01.創(chuàng)意風(fēng)格首頁 02.申請會員 03.密碼查詢 04.會員容量限制 05.上傳檔案支援 Persits.Upload Dundas.Upload LyfUpload.UploadFile iNotes.Upload 06.多檔上傳，最多一次10個檔案 07.重新命名 08.刪除檔案、資料夾 09.剪下、複製、貼上 10.上移功能 11.會員列表、會員修改、刪除會員 12.系統(tǒng)資訊列表、系統(tǒng)修改 13.清單模式、縮圖模式 支援線上縮圖，Persits.Jpeg ASPThumb 14.Persits.Upload Dundas.Upload支援上傳BAR進度顯示功能 15.Admin可觀看 使用者在線顯示、目前位址 16.WebHD總使用容量統(tǒng)計 17.會員使用容量統(tǒng)計 18.Admin新增會員功能 本程式適用於： Windows 2003,Windwos xp,Windows 2000 使用限制： 須先至本站註冊取得啟用資料庫，才可使用本系統(tǒng)！(註冊完全免費) 無法修改首頁圖片、廣告視窗於下方 須先安裝 Scripting.FileSystemObject ADODB.Connection 才可使用 系統(tǒng)管理員預(yù)設(shè)值： 帳號：Admin 密碼：system
標(biāo)簽： Upload Persits Dundas nbsp
上傳時間： 2015-09-08
上傳用戶：ggwz258
ALTERA PWM電路 這是一個ALTERA的PWM電路，可以整合到NIOSII IDE中，來完成一個PWM的系統(tǒng)。
上傳時間： 2013-12-08
上傳用戶：zxc23456789
長高44b0xi BIOS源碼 FS44B0II BIOS具有啟動、引導(dǎo)，下載、燒寫，設(shè)置日期、時間，設(shè)置工作頻率等多種功能，並且支持各種參數(shù)的存儲和自動調(diào)用。 可以用flashpgm等軟件將BIOS燒寫到Flash中去，BIOS的自身駐留地址位于NOR FLASH的0x1f0000處，系統(tǒng)參數(shù)保存在0x1ff000以上區(qū)域中。所以在燒寫完BIOS，上電復(fù)位后先要執(zhí)一定要執(zhí)行backup命令把BIOS本身拷貝到NOR FLASH的高端1f0000去。
上傳時間： 2013-12-25
上傳用戶：ainimao
OPNET的介紹電子書，包含模組的創(chuàng)見和連結(jié)、網(wǎng)路協(xié)定的設(shè)計等介紹
標(biāo)簽： OPNET
上傳時間： 2014-01-08
上傳用戶：jcljkh
linux下的BBS，使用BBS CACHE，使得mem消耗很低。 天火系統(tǒng)的特點： 1. 統(tǒng)一物件型態(tài)設(shè)計，讓各種東西都可以在我的最愛出現(xiàn)。 2. 統(tǒng)一各狀態(tài)間的功能鍵。( 程式執(zhí)行過程只 "程式狀態(tài)" "物件型態(tài)" 來判定動作 )。 3. 內(nèi)建各種系統(tǒng)(POP3/SMTP/NNTP/..)，未來只需要執(zhí)行單一程式，就會擁有各種功能。 4. 每個人都可以簡單設(shè)定個人板。 5. 未來任兩個 BBS 間都可以透過帳號作某一種程度的同步(Sync)。 6. 使用 pthread 設(shè)計，並且儘量遵守 POSIX ，達到簡單移植到任何系統(tǒng)的目的。 7. 速度快 不使用 signal/shm/sem ，每個 client 上來只吃 50k 不到的記憶體。 8. 朝無站長系統(tǒng)目標(biāo)設(shè)計。
上傳時間： 2014-01-24
上傳用戶：515414293
使用C#程式語言開發(fā)，並執(zhí)行於.NET Framework下；是研習(xí)「蟻拓尋優(yōu)法」不可或缺的軟體工具。系統(tǒng)使用ACO (Ant Colony Optimization)演算公式模擬螞蟻的覓食行徑抉擇。使用者可以設(shè)定費洛蒙和食物氣味強度等相關(guān)參數(shù)以及動態(tài)設(shè)定障礙物的位置和形狀，研習(xí)螞蟻覓食的最短路徑形成過程。研習(xí)各種參數(shù)設(shè)定對螞蟻覓食行為的影響，了解費落蒙機制對蟻拓尋優(yōu)化法的影響。本系統(tǒng)可支援柔性計算教學(xué)，研習(xí)蟻拓優(yōu)化法中人工螞蟻的隨機搜尋模式和啟發(fā)式法則設(shè)計原理。
標(biāo)簽： 程式
上傳時間： 2013-12-24
上傳用戶：anng
這是compiere2的官方?jīng)]問題版本～我在fedora10上安裝正確無誤～不會出現(xiàn)錯誤訊息 ～不過我發(fā)現(xiàn)compiere他自己本身有自己專屬的網(wǎng)站server～所以有架設(shè)網(wǎng)站的網(wǎng)友們～ 可能要斟酌一下～最好把他獨立開來比較好～= =～我發(fā)現(xiàn)他挺消耗系統(tǒng)資源的～
標(biāo)簽： compiere2 compiere fedora server
上傳時間： 2014-12-04
上傳用戶：yy541071797
演算法是指利用電腦解決問題所需要的具體方法和步驟。也就是說給定初始狀態(tài)或輸入數(shù)據(jù)，經(jīng)過電腦程序的有限次運算，能夠得出所要求或期望的終止?fàn)顟B(tài)或輸出數(shù)據(jù)。本書介紹電腦科學(xué)中重要的演算法及其分析與設(shè)計技術(shù)
標(biāo)簽： 算法
上傳時間： 2017-06-09
上傳用戶：wys0120
主要內(nèi)容介紹 Allegro 如何載入 Netlist，進而認(rèn)識新式轉(zhuǎn)法和舊式轉(zhuǎn)法有何不同及優(yōu)缺點的分析，透過本章學(xué)習(xí)可以對 Allegro 和 Capture 之間的互動關(guān)係，同時也能體驗出 Allegro 和 Capture 同步變更屬性等強大功能。Netlist 是連接線路圖和 Allegro Layout 圖檔的橋樑。在這裏所介紹的 Netlist 資料的轉(zhuǎn)入動作只是針對由 Capture（線路圖部分）產(chǎn)生的 Netlist 轉(zhuǎn)入 Allegro（Layout部分）1． 在 OrCAD Capture 中設(shè)計好線路圖。2． 然後由 OrCAD Capture 產(chǎn)生 Netlist（annotate 是在進行線路圖根據(jù)第五步產(chǎn)生的資料進行編改）。 3． 把產(chǎn)生的 Netlist 轉(zhuǎn)入 Allegro（layout 工作系統(tǒng)）。 4． 在 Allegro 中進行 PCB 的 layout。 5． 把在 Allegro 中產(chǎn)生的 back annotate（Logic）轉(zhuǎn)出（在實際 layout 時可能對原有的 Netlist 有改動過），並轉(zhuǎn)入 OrCAD Capture 裏進行回編。
上傳時間： 2022-04-28
上傳用戶：kingwide
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
