供配電工程設(shè)計(jì)常用技術(shù)數(shù)據(jù) (一) (一) 負(fù)荷計(jì)算部分 (二) 短路計(jì)算部分 (三)電線電纜截面選擇計(jì)算部分(1) (一)負(fù)荷計(jì)算部分 附錄表2-1 各類建筑物的用電指標(biāo) 附錄表2-2 住宅每戶用電指標(biāo) 附錄表2-3 工廠用電設(shè)備組的需要系數(shù)及功率因數(shù)值 附錄表2-4 照明用電設(shè)備的需要系數(shù) 附錄表2-5民用建筑用電設(shè)備組的需要系數(shù)及功率因數(shù)值 附錄表2-6 住宅用電負(fù)荷需要系數(shù) 附錄表2-7工廠用電設(shè)備組的利用系數(shù)及功率因數(shù)值 附錄表2-8 用電設(shè)備組的附加系數(shù)Ka 附錄表2-9 不同行業(yè)的年最大負(fù)荷利用小時(shí)數(shù)Tmax與年最大負(fù)荷損耗小時(shí)數(shù)τ
標(biāo)簽： 供配電 工程 設(shè)計(jì)指導(dǎo)
上傳時(shí)間： 2013-11-15
上傳用戶：杜瑩12345
針對彈藥輸送車載供彈系統(tǒng)故障的復(fù)雜性、多樣性故障難以診斷的問題，提出了一種基于模糊神經(jīng)網(wǎng)絡(luò)彈藥輸送車載供彈系統(tǒng)故障診斷方法。該方法運(yùn)用模糊神經(jīng)網(wǎng)絡(luò)理論基礎(chǔ)和優(yōu)點(diǎn)，通過對彈藥輸送車載供彈系統(tǒng)的故障分析，構(gòu)建了彈藥輸送車載供彈系統(tǒng)故障診斷模型，并運(yùn)用MATLAB語言編程進(jìn)行仿真。仿真結(jié)果表明該方法不僅提高系統(tǒng)的診斷容錯(cuò)能力和準(zhǔn)確率，而且還為彈藥輸送車載供彈系統(tǒng)的精密故障診斷提供了有效的方法，具有廣泛的軍事應(yīng)用前景。
標(biāo)簽： 模糊神經(jīng)網(wǎng)絡(luò) 故障診斷 車載
上傳時(shí)間： 2013-11-23
上傳用戶：sclyutian
無線感測器已變得越來越普及，短期內(nèi)其開發(fā)和部署數(shù)量將急遽增加。而無線通訊技術(shù)的突飛猛進(jìn)，也使得智慧型網(wǎng)路中的無線感測器能夠緊密互連。此外，系統(tǒng)單晶片(SoC)的密度不斷提高，讓各式各樣的多功能、小尺寸無線感測器系統(tǒng)相繼問市。儘管如此，工程師仍面臨一個(gè)重大的挑戰(zhàn)：即電源消耗。
上傳時(shí)間： 2013-10-30
上傳用戶：wojiaohs
CP料帶供料器用治具使用說明書
標(biāo)簽： 使用說明書
上傳時(shí)間： 2013-11-16
上傳用戶：愛死愛死
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測試點(diǎn)供工廠ICT 測試治具使用ICT 測試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測試用之TEST PAD(測試點(diǎn))，其原則如下：1. 一般測試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測試點(diǎn)最小可至30mil.測試點(diǎn)與元件PAD 的距離最小為40mil。2. 測試點(diǎn)與測試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測試點(diǎn)必須均勻分佈於PCB 上，避免測試時(shí)造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-11-17
上傳用戶：cjf0304
對java從基礎(chǔ)到高級的全面的介紹,還有大量實(shí)力可供參考
標(biāo)簽： java
上傳時(shí)間： 2013-12-24
上傳用戶：hakim
電腦超級技巧_3
標(biāo)簽：
上傳時(shí)間： 2014-01-23
上傳用戶：sqq
源代碼竟供大家參考
上傳時(shí)間： 2013-12-12
上傳用戶：清風(fēng)冷雨
源代碼竟供大家參考
上傳時(shí)間： 2015-01-16
上傳用戶：liuchee
源代碼竟供大家參考
上傳時(shí)間： 2015-01-16
上傳用戶：ma1301115706
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
