在團簇與激光相互作用的研究中和在團簇與加速器離子束的碰撞研究中，需要對加速器束流或者激光束進行脈沖化與時序同步，同時用于測量作用產物的探測系統如飛行時間譜儀(TOF)等要求各加速電場的控制具有一定的時序匹配。在整個實驗中，需要用到符合要求的多路脈沖時序信號控制器，而且要求各脈沖序列的周期、占空比、重復頻率等方便可調。為此，本論文基于FPGA設計完成了一款多路脈沖時序控制電路。 本文基于Altera公司的Cyclone系列FPGA芯片EPlC3T100C8，設計出了一款可以同時輸出8路脈沖序列、各脈沖序列之間具有可調高精度延遲、可調脈沖寬度及占空比等。論文討論了FPGA芯片結構及開發流程，著重討論了較高頻率脈沖電路的可編程實現方法，以及如何利用VHDL語言實現硬件電路軟件化設計的技巧與方法，給出了整個系統設計的原理與實現。討論了高精密電源的PWM技術原理及實現，并由此設計了FPGA所需電源系統。給出了配置電路設計、數據通信及接口電路的實現。開發了上層控制軟件來控制各路脈沖時序及屬性。 該電路工作頻率200MHz，輸出脈沖最小寬度可達到10ns，最大寬度可達到us甚至ms量級。可以同時提供l路同步脈沖和7路脈沖，并且7路脈沖相對于同步脈沖的延遲時間可調，調節步長為5ns。
上傳時間： 2013-06-15
上傳用戶：ZJX5201314
耦合、隔直和旁路電容的選擇。。對電源方面會有一定的幫助。。
上傳時間： 2013-06-03
上傳用戶：cc111
嵌入式系統是當前最為熱門的研究領域之一，也是“后PC時代”最有發展前景的方向之一。目前，它已經被廣泛地應用于信息家電、手持通信設備、儀器儀表、汽車、航空航天、工業控制以及數據采集等應用領域，為人們的工作和生活帶來了極大的便利。其中，GPRS DTU是嵌入式系統在工業控制和數據采集領域的重要應用，它可以實現將串口數據通過GPRS網絡進行數據傳輸，提供了無線備份鏈路，增強了數據傳輸的可靠性。伴隨著對智能化的需求日益增長，提出了智能化GPRS DTU的概念。除了原有的基本功能，還需要增加智能化功能模塊，比如支持自動心跳、保持永久在線，支持遠程登錄，遠程Web管理，遠程自動更新等。這樣就極大地節省了后期維護費用，降低了成本。因此，對智能化GPRS DTU的研究具有廣泛的意義和良好的商業前景。 本文主要是設計并實現智能化GPRS DTU的應用平臺，對關鍵技術進行了深入研究。首先從理論的層次介紹了嵌入式系統的基本概念和設計流程，在理論研究和項目實踐的基礎上，總結了抓住本質、分層整合、協同分工、情景分析等學習方法；介紹GPRS DTU硬件平臺的組成，以ATMEL公司的AT91RM9200為核心控制單元，以Telit的GM862作為GPRS功能模塊，以實現工業級指標要求；總結出Linux下ELF文件轉換為binary文件的方法，然后重點解決了U-boot應用于AT91RM9200重映射機制的修正，設計出面向智能化GPRS DTU的嵌入式混合文件系統（Cramfs+JFFS2+Initramfs），針對該文件系統對Linux-2．6．20進行了移植和裁剪；最后以串口/Ethernet數據網關的設計來說明應用開發的基本模型。 本系統研發的關鍵技術均已獲得相應的成果，對智能化GPRS DTU的發展給予了有力的技術支持。
上傳時間： 2013-04-24
上傳用戶：mfhe2005
大量的電力電子裝置及非線性負荷在電力系統中廣泛的應用，使電能質量(Power Quality)問題日益突出。電能質量問題不僅危害電力系統本身的安全及電網的穩定運行，對系統中用戶也造成嚴重威脅。因此，對電能質量的實時監測具有十分重要的意義。 論文首先介紹了電能質量的概念，分析了國內外電能質量監測的研究現狀及開發新型電能質量監測裝置的意義，同時對影響電能質量的指標參數的數字測量原理與算法進行了深入的研究。在此基礎上，提出了以ARM9(s3c2410)芯片為CPU，以嵌入式Linux為軟件核心的電能質量監測裝置的總體設計思想。 論文建立了基于arm-1inux的嵌入式開發環境，完成了基本的硬件電路設計和軟件設計。硬件設計方面，根據電力系統中數據采集和處理的實際特點，在前置測量采集模塊中，采用了ADS7864芯片設計了多通道信號采樣保持和快速轉換電路；利用鎖相環保證了多路信號的硬件同步采樣；在通訊方式上，除了采用RS-232通訊方式外，還采用了以太網和USB通訊方式，從而提高了裝置應用的靈活性。軟件設計方面，依據裝置所要實現的功能，剪裁并成功移植了嵌入式linux內核到ARM處理器中；完成了各應用程序的編制，給出了詳細的程序流程圖；設計了基于Qt/Embedde的人機交互界面(GUI)。 基于arm-linux嵌入式電能質量監測儀不僅數據處理功能強、人機交互性好、系統升級簡單、還能進行遠程監控。在此基礎上可進一步開發，向微型化、高度智能化等方向發展，以滿足不同場合的需求，具有較大的使用價值和廣闊的應用前景。
上傳時間： 2013-05-16
上傳用戶：frank1234
(臺達)開關電源基本原理與設計介紹，比較實用
標簽： 開關電源
上傳時間： 2013-06-15
上傳用戶：ybysp008
高級數據鏈路控制規程，是由ISO開發，面向比特的數據鏈路層協議，具有差錯檢測功能強大、高效和同步傳輸的等特點，是通信領域中應用最廣泛的協議之一。隨著大規模電路的集成度和工藝水平不斷提高，ARM處理器上的高級數據鏈路控制器外設，幾乎涵蓋了HDLC規程常用的大部分子集。利用ARM芯片對HDLC通信過程進行控制，將具有成本低廉、靈活性好、便于擴展為操作系統下的應用程序等優點。本文在這一背景下，提出了在ARM下實現鏈路層傳輸的方案，在方案中實現了基于HDLC協議子集的簡單協議。 本文以嵌入式的高速發展為背景，對基于ARM核微處理器的鏈路層通信規程進行研究，闡述了HDLC幀的結構、特點和工作原理，提出了在ARM芯片上實現HDLC規程的兩種方法，同時給出其設計方案、關鍵代碼和調試方法。其中，重點對無操作系統時中斷模式下，以及基于操作系統時ARM芯片上實現HDLC規程的方法進行了探討設計。
標簽： ARM 高級數據鏈路控制規程
上傳時間： 2013-08-04
上傳用戶：時代將軍
根據機械電子工程類專業測控實驗教學平臺數據采集的需要，在綜合考慮成本和性能基礎上，提出以為主處理芯片的數據采集卡設計方案。 該方案的主要特點是，使用基于ARM7TDMI內核的，工作主頻最高可達44MHz；內置高性能的ADC和DAC模塊，采樣速度最高可達1MSPS，采樣精度為12位；模擬信號輸入通道最多可達16路，模擬信號輸出通道最高可達4路；具有豐富的外設資源可以使用，GPIO口數目最高可達40個。 在設計中采用了模塊化思想，將系統分為四個功能模塊：主模塊的功能是控制ADC進行信號采集和DAC進行模擬信號輸出；模擬信號模塊的作用是對傳感器輸入信號和DAC輸出波形進行簡單的調理；數字信號模塊引出32路數字I/O口，可用于需要采集數字量的場合；JTAG模塊可進行程序的調試和下載，對于數據采集卡的二次開發有很大的作用。 在本數據采集卡上，嘗試進行了μC/OSⅡ操作系統的移植，成功實現了四個任務的管理。在實際應用中，工作數小時仍可保持正常的運行。 為檢驗數據采集卡的串口通訊能力，利用LabVIEW程序讀取下位機串口發送的已采集到的數據，進行波形圖繪制。 為檢驗本數據采集卡的ADC和DAC精度，設計實驗利用DAC輸出波形，并利用ADC將采集到的波形通過LabVIEW顯示，測量結果顯示兩者電壓值誤差均在可允許的3LSB（Least Significant Bit）范圍內，表明本數據采集卡已基本實現預期設計指標。
上傳時間： 2013-04-24
上傳用戶：bruce
近年來，隨著控制系統規模的擴大和總線技術的發展，對數據采集和傳輸技術提出了更高的要求。目前，很多設備需要實現從單串口通信到多路串口通信的技術改進。同時，隨著以太網技術的發展和普及，這些設備的串行數據需要通過網絡進行傳輸，因而有必要尋求一種解決方案，以實現技術上的革新。 本文分別對串行通信和基于TCP/IP協議的以太網通信進行研究和分析，在此基礎上，設計一個嵌入式系統一基于APM處理器的多路串行通信與以太網通信系統，來實現F8-DCS系統中多路串口數據采集和以太網之間的數據傳輸。主要作了如下工作：首先，分析了當前串行通信的應用現狀和以太網技術的發展動態，通過比較傳統的多路串口通信系統的優缺點，設計出了一種采用CPID技術和CAN總線技術相結合的新型技術，并結合F8-DCS系統數據量大和實時性高的特點，對串行通訊幀同步的方法進行了詳細的研究。然后，根據課題的實際需求，對系統進行總體設計和功能模塊劃分，并詳細介紹了基于ARM7處理器的多路串口通信接口、以太網通信接口以及二者之間的數據傳輸接口的電路設計。在軟件設計上，對系統的啟動代碼、串行通信協議、串口驅動以及多串口與網口間雙向數據傳輸等進行了詳細的論述。最后，將上述技術應用于某大型火電廠主機F8-DCS系統I/O通訊網絡的測試與分析，達到了設計要求。
上傳時間： 2013-07-31
上傳用戶：aeiouetla
本文首先在介紹多用戶檢測技術的原理以及系統模型的基礎上，對比分析了幾種多用戶檢測算法的性能，給出了算法選擇的依據。為了同時克服多址干擾和多徑干擾，給出了融合多用戶檢測與分集合并技術的接收機結構。 接著，針對WCDMA反向鏈路信道結構，介紹了擴頻使用的OVSF碼和擾碼，分析了擾碼的延時自相關特性和互相關特性，指出了存在多址干擾和多徑干擾的根源。在此基礎上，給出了解相關檢測器的數學公式推導和結構框圖，并仿真研究了用戶數、擴頻比、信道估計精度等參數對系統性能的影響。 常規的干擾抵消是基于chip級上的抵消，需要對用戶信號重構，因此具有較高的復雜度。在解相關檢測器的基礎上，衍生出符號級上的干擾抵消。通過仿真，給出了算法中涉及的干擾抑制控制權值、干擾抵消級數等參數的最佳取值，并進行了算法性能比較。仿真結果驗證了該算法的有效性。 最后，介紹了WCDMA系統移動臺解復用技術的硬件實現，在FPGA平臺上分別實現了與基站和安捷倫8960儀表的互聯互通。
上傳時間： 2013-07-29
上傳用戶：jiangxin1234
隨著電信數據傳輸對速率和帶寬的要求變得越來越迫切,原有建成的網絡是基于話音傳輸業務的網絡,已不能適應當前的需求.而建設新的寬帶網絡需要相當大的投資且建設工期長,無法滿足特定客戶對高速數據傳輸的近期需求.反向復用技術是把一個單一的高速數據流在發送端拆散并放在兩個或者多個低速數據鏈路上進行傳輸,在接收端再還原為高速數據流.該文提出一種基于FPGA的多路E1反向復用傳輸芯片的設計方案,使用四個E1構成高速數據的透明傳輸通道,支持E1線路間最大相對延遲64ms,通過鏈路容量調整機制,可以動態添加或刪除某條E1鏈路,實現靈活、高效的利用現有網絡實現視頻、數據等高速數據的傳輸,能夠節省帶寬資源,降低成本,滿足客戶的需求.系統分為發送和接收兩部分.發送電路實現四路E1的成幀操作,數據拆分采用線路循環與幀間插相結合的方法,A路插滿一幀(30時隙)后,轉入B路E1間插數據,依此類推,循環間插所有的數據.接收電路進行HDB3解碼,幀同步定位(子幀同步和復幀同步),線路延遲判斷,FIFO和SDRAM實現多路數據的對齊,最后按照約定的高速數據流的幀格式輸出數據.整個數字電路采用Verilog硬件描述語言設計,通過前仿真和后仿真的驗證.以30萬門的FPGA器件作為硬件實現,經過綜合和布線,特別是寫約束和增量布線手動調整電路的布局,降低關鍵路徑延時,最終滿足設計要求.
上傳時間： 2013-07-16
上傳用戶：asdkin
