本文在分析了嵌入式技術(shù)及控制系統(tǒng)的發(fā)展概況后，首先對(duì)現(xiàn)場(chǎng)總線，主要是CAN總線的技術(shù)特點(diǎn)進(jìn)行了全面的介紹，并重點(diǎn)對(duì)CAN總線網(wǎng)絡(luò)中數(shù)據(jù)傳輸?shù)膶?shí)時(shí)性問(wèn)題及改善的方案進(jìn)行了分析和研究。之后利用嵌入式技術(shù)實(shí)現(xiàn)了基于CAN總線的網(wǎng)絡(luò)測(cè)控系統(tǒng)。該系統(tǒng)的主控節(jié)點(diǎn)，即ARM平臺(tái)采用32位的嵌入式處理器AR2M和嵌入式實(shí)時(shí)操作系統(tǒng)μC/OS-Ⅱ來(lái)實(shí)現(xiàn)，并在該平臺(tái)上完成了系統(tǒng)多任務(wù)的建立，包括與底層CAN網(wǎng)絡(luò)的通信、液晶顯示輸出和嵌入式Web服務(wù)器等。 論文共分六章。第一章介紹了控制系統(tǒng)的發(fā)展過(guò)程、嵌入式技術(shù)及其發(fā)展現(xiàn)狀，并引出了課題的背景和研究意義，給出了主要研究?jī)?nèi)容。第二章著重介紹了CAN現(xiàn)場(chǎng)總線技術(shù)，并對(duì)其工作原理和CAN總線系統(tǒng)的實(shí)時(shí)性進(jìn)行了分析。第三章論述了CAN總線測(cè)控網(wǎng)絡(luò)的實(shí)現(xiàn)以及CAN測(cè)控網(wǎng)絡(luò)與Internet集成的必要性，并給出了本文的系統(tǒng)設(shè)計(jì)方案、工作原理和組成。第四章論述了基于CAN總線的嵌入式測(cè)控系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)，詳細(xì)闡述了系統(tǒng)的硬件、軟件設(shè)計(jì)思路和實(shí)現(xiàn)方法。硬件方面，介紹了硬件平臺(tái)中的主處理器LPC2292和整個(gè)硬件邏輯模塊。軟件設(shè)計(jì)上實(shí)現(xiàn)了μC/OS-Ⅱ?qū)崟r(shí)操作系統(tǒng)在ARM7上的移植，并完成了嵌入式系統(tǒng)下多任務(wù)的建立。第五章介紹了以QXLPC-Ⅲ過(guò)程控制系統(tǒng)為應(yīng)用對(duì)象，進(jìn)行的實(shí)際應(yīng)用實(shí)驗(yàn)，該實(shí)驗(yàn)對(duì)被控過(guò)程的部分物理量進(jìn)行了檢測(cè)，驗(yàn)證了本方案的可行性。第六章對(duì)全文進(jìn)行了總結(jié)，給出了有待進(jìn)一步研究的問(wèn)題，并對(duì)后續(xù)工作進(jìn)行了展望。
上傳時(shí)間： 2013-06-03
上傳用戶：zttztt2005
自20世紀(jì)90年代以來(lái)，隨著計(jì)算機(jī)技術(shù)、超大規(guī)模集成電路技術(shù)和通信及網(wǎng)絡(luò)技術(shù)的發(fā)展，微機(jī)保護(hù)和測(cè)控裝置的性能得到大幅提升，以此為基礎(chǔ)的變電站自動(dòng)化系統(tǒng)在我國(guó)的電力系統(tǒng)中得到長(zhǎng)足的發(fā)展和廣泛的應(yīng)用。 @@ 為增加產(chǎn)品的市場(chǎng)競(jìng)爭(zhēng)力，電力系統(tǒng)二次設(shè)備生產(chǎn)廠商緊跟市場(chǎng)需求，將各種具有高性價(jià)比的新型處理器芯片和外圍芯片大量應(yīng)用到變電站自動(dòng)化系統(tǒng)的保護(hù)、測(cè)控裝置上，如32位CPU、數(shù)字信號(hào)處理芯片DSP、高速高精度A/D轉(zhuǎn)換芯片、大容量Flash存儲(chǔ)芯片、可編程邏輯器件CPLD、FPGA等。這些功能強(qiáng)大的器件的應(yīng)用使保護(hù)測(cè)控裝置在外形上趨于小型化集成化，而在功能上則較以前有顯著提升。同時(shí)，各種成熟的商用嵌入式實(shí)時(shí)操作系統(tǒng)的采用使處理器的性能得到充分發(fā)揮，裝置通信、數(shù)據(jù)存儲(chǔ)及處理能力更強(qiáng)，性能大幅提高，程序移植升級(jí)更加方便快捷。 @@ 本論文以現(xiàn)階段國(guó)內(nèi)外變電站自動(dòng)化系統(tǒng)測(cè)控技術(shù)為參考，根據(jù)變電站自動(dòng)化系統(tǒng)的發(fā)展趨勢(shì)和要求，研究一種基于ARM和FPGA技術(shù)并采用嵌入式實(shí)時(shí)操作系統(tǒng)的高性能測(cè)控裝置，并給出硬軟件設(shè)計(jì)。 @@ 裝置硬件采用模塊化設(shè)計(jì)，按照測(cè)控裝置基本功能設(shè)計(jì)插件板。分為主CPU插件、交流采樣插件、遙信采集插件、遙控出口插件、直流采樣及輸出插件。除主CPU插件，其他插件的數(shù)量可以根據(jù)需要任意增減，滿足不同用戶的需求。 @@ 裝置主CPU采用目前先進(jìn)的基于ARM技術(shù)的微處理器AT91RM9200，通過(guò)數(shù)據(jù)、地址總線和其他插件板連接，構(gòu)成裝置的整個(gè)系統(tǒng)。交流采樣插件采用FPGA技術(shù)，利用ALTERA公司的FPGA芯片EP1K10實(shí)現(xiàn)交流采樣的控制，降低了CPU的負(fù)擔(dān)。 @@ 軟件采用Vxworks嵌入式實(shí)時(shí)操作系統(tǒng)，增加了系統(tǒng)的性能。以任務(wù)來(lái)管理不同的軟件功能模塊，利于裝置軟件的并行開(kāi)發(fā)和維護(hù)。 @@關(guān)鍵詞：測(cè)控裝置；嵌入式實(shí)時(shí)操作系統(tǒng)；ARM；現(xiàn)場(chǎng)可編程門陣列
上傳時(shí)間： 2013-04-24
上傳用戶：JESS
H.264/AVC是由國(guó)際電信聯(lián)合會(huì)的視頻專家組和國(guó)際標(biāo)準(zhǔn)化組織的運(yùn)動(dòng)圖像專家組組成的聯(lián)合視頻小組制定的下一代視頻壓縮標(biāo)準(zhǔn)。新標(biāo)準(zhǔn)采用了一些先進(jìn)算法，因此具有優(yōu)異的壓縮性能和極好的網(wǎng)絡(luò)親和性，滿足低碼率情況下的高質(zhì)量視頻的傳輸。 H.264/AVC采用的先進(jìn)算法包括多模式幀間預(yù)測(cè)、1/4像素精度預(yù)測(cè)、整數(shù)變換量化、去方塊濾波和熵編碼。本論文著重對(duì)整數(shù)變換與量化、去方塊濾波做了研究。整數(shù)變換是一種只有加法和移位的運(yùn)算，量化可以通過(guò)查表和乘法操作就可以完成，避免了反變換的時(shí)候失配問(wèn)題，沒(méi)有精度損失；去方塊濾波是一種用來(lái)去除低碼率情況下的每個(gè)宏塊的塊效應(yīng)，提高了解碼圖像的外觀。 本文主要從算法研究和硬件實(shí)現(xiàn)兩方面著手，在算法研究方面設(shè)計(jì)了一個(gè)可視化測(cè)試軟件，在硬件實(shí)現(xiàn)方面主要對(duì)整數(shù)變換、量化和去方塊濾波做了研究和實(shí)現(xiàn)。視頻壓縮技術(shù)的關(guān)鍵在于視頻壓縮算法及其芯片的實(shí)現(xiàn)，F(xiàn)PGA可重復(fù)使用，設(shè)計(jì)修改靈活，片內(nèi)資源豐富，具備DSP模塊等優(yōu)勢(shì)。在本論文的目標(biāo)實(shí)現(xiàn)部分模塊FPGA的硬件設(shè)計(jì)，用Verilog完成了關(guān)鍵部分的設(shè)計(jì)。首先簡(jiǎn)要介紹了視頻壓縮基本原理，常用視頻壓縮標(biāo)準(zhǔn)及其特性以及國(guó)內(nèi)外的研究動(dòng)態(tài)，并對(duì)H.264標(biāo)準(zhǔn)基本檔次所涉及的核心技術(shù)進(jìn)行了詳細(xì)介紹，兩種分層結(jié)構(gòu)分別討論。其次在掌握了H.264.算法及編解碼流程的基礎(chǔ)上，設(shè)計(jì)了基于H.264編解碼的可視化軟件平臺(tái)。然后詳細(xì)介紹了整數(shù)變換、量化、反變換和反量化核心模塊的設(shè)計(jì)和實(shí)現(xiàn)，并在Altera的軟件和開(kāi)發(fā)板上進(jìn)行了仿真驗(yàn)證；對(duì)去方塊濾波算法做了軟件研究測(cè)試，并給出了一種改進(jìn)的硬件整體結(jié)構(gòu)設(shè)計(jì)。最后，對(duì)全文工作進(jìn)行了總結(jié)和對(duì)未來(lái)研究工作做了展望。我在課題中所做的主要工作有： 1.查閱相關(guān)文獻(xiàn)，熟悉H.264.標(biāo)準(zhǔn)及整數(shù)變換、量化和去方塊濾波等算法。 2.用VC++完成了基于H.264編解碼的可視化軟件平臺(tái)設(shè)計(jì)。 3.用Verilog完成了整數(shù)變換量化、反變換反量化模塊FPGA設(shè)計(jì)與驗(yàn)證。 4.去方塊濾波器的算法研究、仿真和硬件整體結(jié)構(gòu)設(shè)計(jì)。
上傳時(shí)間： 2013-04-24
上傳用戶：lanjisu111
H.264作為新一代視頻編碼標(biāo)準(zhǔn)，相比上一代視頻編碼標(biāo)準(zhǔn)MPEG2，在相同畫質(zhì)下，平均節(jié)約64﹪的碼流。該標(biāo)準(zhǔn)僅設(shè)定了碼流的語(yǔ)法結(jié)構(gòu)和解碼器結(jié)構(gòu)，實(shí)現(xiàn)靈活性極大，其規(guī)定了三個(gè)檔次，每個(gè)檔次支持一組特定的編碼功能，并支持一類特定的應(yīng)用，因此。H.264的編碼器的設(shè)計(jì)可以根據(jù)需求的不同而不同。 H.264雖然具有優(yōu)異的壓縮性能，但是其復(fù)雜度卻比一般編碼器高的多。本文對(duì)H.264進(jìn)行了編碼復(fù)雜度分析，并統(tǒng)計(jì)了整個(gè)軟件編碼中計(jì)算量的分布。H.264中采用了率失真優(yōu)化算法，提高了幀內(nèi)預(yù)測(cè)編碼的效率。在該算法下進(jìn)行幀內(nèi)預(yù)測(cè)時(shí)，為了得到一個(gè)宏塊的預(yù)測(cè)模式，需要進(jìn)行592次率失真代價(jià)計(jì)算。因此為了降低幀內(nèi)預(yù)測(cè)模式選擇的計(jì)算復(fù)雜度，本文改進(jìn)了幀內(nèi)預(yù)測(cè)模式選擇算法。實(shí)踐證明，在PSNR值的損失可以忽略不計(jì)的情況下，該算法相比原算法，幀內(nèi)編碼時(shí)間平均節(jié)約60﹪以上，對(duì)編碼的實(shí)時(shí)性有較大幫助。 為了實(shí)現(xiàn)實(shí)時(shí)編碼，考慮到FPGA的高效運(yùn)算速度和使用靈活性，本文還研究了H.264編碼器基本檔次的FPGA實(shí)現(xiàn)。首先研究了H.264編碼器硬件實(shí)現(xiàn)架構(gòu)，并對(duì)影響編碼速度，且具有硬件實(shí)現(xiàn)優(yōu)越性的幾個(gè)重要部分進(jìn)行了算法研究和FPGA.實(shí)現(xiàn)。本文主要研究了H.264編碼器中整數(shù)DCT變換、量化、Zig-Zag掃描、CAVLC編碼以及反量化、逆整數(shù)DCT變換等部分。分別對(duì)這些模塊進(jìn)行了綜合和時(shí)序仿真，并將驗(yàn)證后通過(guò)的系統(tǒng)模塊下載到Xilinx virtex-Ⅱ Pro的FPGA中，進(jìn)行了在線測(cè)試，驗(yàn)證了該系統(tǒng)對(duì)輸入的殘差數(shù)據(jù)實(shí)時(shí)壓縮編碼的功能。 本文對(duì)H.264編碼器幀內(nèi)預(yù)測(cè)模式選擇算法的改進(jìn)，算法實(shí)現(xiàn)簡(jiǎn)單，對(duì)軟件編碼的實(shí)時(shí)性有很大幫助。本文對(duì)在單片F(xiàn)PGA上實(shí)現(xiàn)H.264編碼器做出了探索性嘗試，這對(duì)H.264編碼器芯片的設(shè)計(jì)有著積極的借鑒性。
標(biāo)簽： FPGA 264 幀內(nèi)預(yù)測(cè)
上傳時(shí)間： 2013-06-13
上傳用戶：夜月十二橋
H.264/AVC是由ITU和ISO兩大組織聯(lián)合組成的JVT共同制定的一項(xiàng)新的視頻壓縮技術(shù)標(biāo)準(zhǔn)，在較低帶寬上提供高質(zhì)量的圖像傳輸是H.264/AVC的應(yīng)用亮點(diǎn)。在同樣的視覺(jué)質(zhì)量前提下，H.264/AVC比H.263和MPEG-4節(jié)約了50％的碼率。但H.264獲得優(yōu)越性能的代價(jià)是計(jì)算復(fù)雜度的增加，據(jù)估計(jì)其編碼的計(jì)算復(fù)雜度大約為H.263的3倍，因此很難應(yīng)用于實(shí)時(shí)視頻處理領(lǐng)域。針對(duì)這一現(xiàn)狀，業(yè)內(nèi)做了大量的研究工作，力圖降低其計(jì)算復(fù)雜度和提高運(yùn)行效率。比如在運(yùn)動(dòng)估計(jì)方面，國(guó)內(nèi)外在這方面的研究已經(jīng)很成熟。而針對(duì)幀內(nèi)/幀間預(yù)測(cè)編碼的研究卻較少。因此研究預(yù)測(cè)模式的快速算法具有理論意義和應(yīng)用價(jià)值。 本文在詳細(xì)研究H.264標(biāo)準(zhǔn)視頻壓縮編碼特點(diǎn)基礎(chǔ)上，分析了H.264幀內(nèi)編碼, 幀間編碼及變換，量化技術(shù)的原理及特點(diǎn)，提出了一種基于局部邊緣方向信息的快速幀內(nèi)模式判決算法，通過(guò)結(jié)合SAD的模式選擇方法來(lái)減少模式選擇數(shù)目。它采用了Sobel梯度算子計(jì)算當(dāng)前塊的邊緣信息，累加當(dāng)前塊中屬于同一方向像素點(diǎn)的邊緣矢量構(gòu)造不同模式下的邊緣方向直方圖，以便確定最可能的預(yù)測(cè)模式。該算法有效降低了編碼器的運(yùn)算復(fù)雜度，在并未顯著降低編碼性能的情況下提升了編碼器效率。仿真表明：Foreman 圖像序列編碼性能有了提高，其中PSNR平均降低了0.06dB，Bitrate平均降低了19.4％，這大大提高了視頻傳輸?shù)馁|(zhì)量。 另外在幀間預(yù)測(cè)模式選擇算法方面進(jìn)行了改進(jìn)研究：按順序?qū)Σ煌愋瓦M(jìn)行判決，有選擇地去比較可能模式，使得在有效減少需判決的模式數(shù)量的同時(shí)，結(jié)合小塊模式搜索中途停止準(zhǔn)則來(lái)確定最優(yōu)模式。仿真表明：改進(jìn)算法相對(duì)與原來(lái)算法能夠節(jié)省很多的編碼時(shí)間（平均下降了49.3％），但帶來(lái)的圖像質(zhì)星的下降（平均下降0.08dB,可以忽略）和碼率較少的增加。 同時(shí)在整數(shù)DCT變換模塊中，提出了一種快速蝶形算法，使得對(duì)4×4點(diǎn)數(shù)據(jù)做一次變換，只需通過(guò)8×8次加法和2×8次移位運(yùn)算便可完成，與原來(lái)12×8次加法和4×8次移位相比，新算法大大降低了運(yùn)算復(fù)雜度。 最后介紹FPGA的特點(diǎn)及設(shè)計(jì)流程，并實(shí)現(xiàn)了H.264編解碼器中變換編碼及量化和熵解碼模塊的硬件。這種基于FPGA所實(shí)現(xiàn)的H.264編碼視頻處理模塊設(shè)計(jì)具備了成本低，周期短，設(shè)計(jì)方法靈活等優(yōu)點(diǎn)，具有廣闊的市場(chǎng)應(yīng)用前景。 仿真表明，通過(guò)使用本文提出的幀內(nèi)/幀間速算法方法可使得H.264編碼速度獲得顯著的提高，使H.264 Baseline編碼器能在PC平臺(tái)上實(shí)現(xiàn)實(shí)時(shí)編碼。
上傳時(shí)間： 2013-07-18
上傳用戶：zukfu
設(shè)計(jì)了一種適合于H.264 的變字長(zhǎng)解碼器根據(jù)碼流特點(diǎn)進(jìn)行模塊劃分減少硬件開(kāi)銷采用并行結(jié)構(gòu)解NAL 包解碼效率高采用了桶形移位器進(jìn)行并行解碼每個(gè)時(shí)鐘解一個(gè)碼字采用Verilog 語(yǔ)言進(jìn)行設(shè)計(jì)仿真并通過(guò)
上傳時(shí)間： 2013-07-15
上傳用戶：shen007yue
常規(guī)的壓控電源采用的是并聯(lián)電流負(fù)反饋電路，這種電路輸出電壓柔性較差，電壓輸出效率低，因?yàn)槿与娮枰嫉艉艽笠徊糠值碾妷?，并且常?guī)的壓控電流源不能實(shí)現(xiàn)一端接地，這也是并聯(lián)電流負(fù)反饋本身的
標(biāo)簽： Howland 電流泵 電流源設(shè)計(jì)
上傳時(shí)間： 2013-07-02
上傳用戶：yyyyyyyyyy
點(diǎn)陣LCD的驅(qū)動(dòng)顯控原理，lcd方面的使用已經(jīng)實(shí)例。
標(biāo)簽： LCD 點(diǎn)陣 驅(qū)動(dòng)
上傳時(shí)間： 2013-05-26
上傳用戶：jing911003
H.264官方中文版，H.264官方中文版，H.264官方中文版，H.264官方中文版
標(biāo)簽： 264
上傳時(shí)間： 2013-05-27
上傳用戶：h886166
在信息化發(fā)展的當(dāng)前，音視頻等多媒體作為信息的載體，在社會(huì)生活的各個(gè)領(lǐng)域，起著越來(lái)越重要的作用。數(shù)字視頻的海量性成為阻礙其應(yīng)用的的瓶頸之一。在這種情況下，H．264作為新一代的視頻壓縮標(biāo)準(zhǔn)，以其高性能的壓縮效率，成為備受關(guān)注的焦點(diǎn)和研究問(wèn)題。H．264通過(guò)運(yùn)動(dòng)估計(jì)/運(yùn)動(dòng)補(bǔ)償（MP/MC）消除視頻時(shí)間冗余，對(duì)差值圖像進(jìn)行離散余弦變換（DCT）消除空間冗余，對(duì)量化后的系數(shù)進(jìn)行可變長(zhǎng)編碼（VLC）消除統(tǒng)計(jì)冗余，獲得了極高的壓縮效率。隨著嵌入式處理器性能的逐漸提升和3G網(wǎng)絡(luò)即將商用的推動(dòng)，H．264以其優(yōu)秀的壓縮性能，無(wú)論是無(wú)線信道傳輸方面，還是存儲(chǔ)容量有限的嵌入式設(shè)備都具有廣闊的應(yīng)用前景。 但H．264在提升壓縮性能的同時(shí)付出的代價(jià)是算法復(fù)雜度的成倍增加，實(shí)際應(yīng)用中人們對(duì)視頻解碼的實(shí)時(shí)性要求嚴(yán)格，已出現(xiàn)的對(duì)應(yīng)算法代碼多基于PC通用處理器實(shí)現(xiàn)，而嵌入式設(shè)備的主頻和處理能力仍然相對(duì)有限，存儲(chǔ)容量相對(duì)較小，總線速率相對(duì)偏低，因此必須對(duì)標(biāo)準(zhǔn)對(duì)應(yīng)算法進(jìn)行優(yōu)化移植，才能滿足實(shí)際應(yīng)用的需求。 本文在對(duì)H．264標(biāo)準(zhǔn)及其新特性進(jìn)行詳細(xì)介紹后，重點(diǎn)研究了在解碼端如何針對(duì)解碼耗時(shí)較多的模塊進(jìn)行改進(jìn)，然后將算法移植到ARM平臺(tái)，并針對(duì)平臺(tái)特點(diǎn)作出相應(yīng)優(yōu)化，最后完成解碼圖象顯示，并給出了測(cè)試結(jié)果。本文主要完成的工作如下： 詳細(xì)分析了H．264的參考軟件JM中解碼流程，并利用測(cè)試工具分析了各模塊耗時(shí)，針對(duì)耗時(shí)較多的模塊如插值運(yùn)算及去塊濾波模塊，提出了對(duì)應(yīng)的改進(jìn)算法并在H．264的參考軟件JM86上進(jìn)行了實(shí)現(xiàn)，PC測(cè)試實(shí)驗(yàn)證明了算法改進(jìn)的優(yōu)越性和運(yùn)算優(yōu)化的可行性。最后針對(duì)ARM平臺(tái)，在對(duì)程序結(jié)構(gòu)和對(duì)應(yīng)代碼進(jìn)行優(yōu)化之后，將其移植到WINCE系統(tǒng)之下，同時(shí)給出了WINCE平臺(tái)解碼后圖象加速顯示方法，并對(duì)最終測(cè)試結(jié)果與性能做出了評(píng)價(jià)。
標(biāo)簽： 264 ARM 解碼 算法優(yōu)化
上傳時(shí)間： 2013-06-04
上傳用戶：shijiang
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
