女厕盗摄一区二区三区,伊人av成人,成人深夜视频在线观看

保護(hù)芯片

MP3音頻解碼器的FPGA原型芯片設計與實現(xiàn).rar

MP3音樂是目前最為流行的音樂格式，因其音質、復雜度與壓縮比的完美折中，占據(jù)著廣闊的市場，不僅在互聯(lián)網(wǎng)上廣為流傳，而且在便攜式設備領域深受人們喜愛。本文以MPEG-1的MP3音頻解碼器為研究對象，在實時性、面積等約束條件下，研究MP3解碼電路的設計方法，實現(xiàn)FPGA原型芯片，研究MP3原型芯片的驗證方法。論文的主要貢獻如下： (1)使用算法融合方法合并MP3解碼過程的相關步驟，以減少緩沖區(qū)存儲單元的容量和訪存次數(shù)。如把重排序步驟融合到反量化模塊，可以減少一半的讀寫RAM操作；把IMDCT模塊內部的三個算法步驟融合在一起進行設計，可以省去存儲中間計算結果的緩存區(qū)單元。 (2)反量化、立體聲處理等模塊中，采用流水線設計技術，設置寄存器把較長的組合邏輯路徑隔開，提高了電路的性能和可靠性；使用連續(xù)訪問公共緩存技術，合理規(guī)劃各計算子模塊的工作時序，將數(shù)據(jù)計算的時間隱藏在訪存過程中；充分利用頻率線的零值區(qū)特性，有效地減少數(shù)據(jù)計算量，加快了數(shù)據(jù)處理的速度。 (3)設計了MP3硬件解碼器的FPGA原型芯片。采用Verilog HDL硬件描述語言設計RTL級電路，完成功能仿真，以Altera公司Stratix II系列的EP2S180 FPGA開發(fā)板為平臺，實現(xiàn)MP3解碼器的FPGA原型芯片。MP3硬件解碼器在Stratix II EP2S180器件內的資源利用率約為5％，其中組合邏輯查找表ALUT為7189個，寄存器共有4024個，系統(tǒng)頻率可達69.6MHz，充分滿足了MP3解碼過程的實時性要求。實驗結果表明，MP3音頻解碼FPGA原型芯片可正常播放聲音，解碼音質良好。

標簽： FPGA MP3 音頻解碼器

上傳時間： 2013-07-01

上傳用戶：xymbian
基于FPGA的H264編碼器的硬件的實現(xiàn).rar

對于H.264視頻編碼系統(tǒng)，雖然單純用軟件也可以實現(xiàn)整個編碼過程，但是由于整個編碼系統(tǒng)的算法復雜度很高，里面又有大量的數(shù)學運算，使得軟件的計算能力差、速度慢，容易造成總線擁擠，所以單純地依靠軟件無法實現(xiàn)視頻編碼的要求。為了縮短整個編碼的時間，提高編碼系統(tǒng)的工作效率，有必要將軟件中耗費時間和資源較多的模塊用硬件來實現(xiàn)。本文正是基于上述的想法，通過使用FPGA豐富的內部資源來實現(xiàn)H.264的編碼。本系統(tǒng)流程是首先使用視頻解碼芯片SAA7113將從攝像頭傳輸過來的PAL制式數(shù)據(jù)轉換為ITU656格式的數(shù)字視頻數(shù)據(jù)，然后由FPGA讀取并進行預測、變換和編碼，最后將編碼生成的碼流通過USB接口發(fā)送到PC端進行解碼和顯示。

標簽： FPGA H264 編碼器

上傳時間： 2013-06-30

上傳用戶：hehuaiyu
基于FPGA的視頻圖像分析.rar

對弓網(wǎng)故障的檢測是當今列車檢測的一項重要任務。原始故障視頻圖像具有極大的數(shù)據(jù)量，使實時存儲和傳輸故障視頻圖像極其困難。由于視頻的數(shù)據(jù)量相當大，需要采用先進的視頻編解碼協(xié)議進行處理，進而實現(xiàn)檢測現(xiàn)場的實時監(jiān)控。 @@ H．264/AVC(Advanced Video Coding)作為MPEG-4的第10部分，因其具有超高的壓縮效率、極好的網(wǎng)絡親和性，而被廣泛研究與應用。H．264/AVC采用了先進的算法，主要有整數(shù)變換、1/4像素精度插值、多模式幀間預測、抗塊效應濾波器和熵編碼等。 @@ 本文使用硬件描述語言Verilog，以紅色颶風 II開發(fā)板作為硬件平臺，在開發(fā)工具QUARTUSII 6．0和MODELSIM_SE 6．1B環(huán)境中完成軟核的設計與仿真驗證。以Altera公司的CycloneII FPGA(Field Programmable Gate Array)EP2C35F484C8作為核心芯片，實現(xiàn)視頻圖像采集、存儲、顯示以及實現(xiàn)H．264/AVC部分算法的基本系統(tǒng)。 @@ FPGA以其設計靈活、高速、具有豐富的布線資源等特性，逐漸成為許多系統(tǒng)設計的首選，尤其是與Verilog和VHDL等語言的結合，大大變革了電子系統(tǒng)的設計方法，加速了系統(tǒng)的設計進程。 @@ 本文首先分析了FPGA的特點、設計流程、verilog語言等，然后對靜態(tài)圖像及視頻圖像的編解碼進行詳細的分析，比如H．264/AVC中的變換、量化、熵編碼等：并以JM10．2為平臺，運用H．264/AVC算法對視頻序列進行大量的實驗，對不同分辨率、量化步長、視頻序列進行編解碼以及對結果進行分析。接著以紅色颶風II開發(fā)板為平臺，進行視頻圖像的采集存儲、顯示分析，其中詳細分析了SAA7113的配置、CCD信號的A/D轉換、I2C總線、視頻的數(shù)字化ITU-R BT．601標準介紹及視頻同步信號的獲取、基于SDRAM的視頻幀存儲、VGA顯示控制設計；最后運用verilog語言實現(xiàn)H．264/AVC部分算法，并進行功能仿真，得到預計的效果。 @@ 本文實現(xiàn)了整個視頻信號的采集存儲、顯示流程，詳細研究了H．264/AVC算法，并運用硬件語言實現(xiàn)了部分算法，對視頻編解碼芯片的設計具有一定的參考價值。 @@關鍵詞：FPGA；H．264/AVC；視頻；verilog；編解碼

標簽： FPGA 視頻圖像分析

上傳時間： 2013-04-24

上傳用戶：啦啦啦啦啦啦啦
數(shù)字電視傳輸系統(tǒng)中LDPC碼編碼器的研究與FPGA實現(xiàn).rar

自香農(nóng)先生于1948年開創(chuàng)信息論以來，經(jīng)過將近60年的發(fā)展，信道編碼技術已經(jīng)成為通信領域的一個重要分支，各種編碼技術層出不窮。目前廣泛研究的低密度奇偶校驗(LDCP)碼是由R.G.Gallager先生提出的一種具有逼近香農(nóng)限性能的優(yōu)秀糾錯碼，并已在數(shù)字電視、無線通信、磁盤存儲等領域得到大量應用。目前數(shù)字電視已經(jīng)成為最熱門的話題之一，用手機看北京奧運，已經(jīng)成為每一個中國人的夢想。最近兩年我國頒布了兩部與數(shù)字電視有關的通信標準，分別是數(shù)字電視地面?zhèn)鬏敇藴?DMB-TH)和移動多媒體(CMMB)即俗稱的手機電視標準。數(shù)字電視正與每個人走得越來越近，我國預期在2015年全面實現(xiàn)數(shù)字電視并停止模擬電視的播出。作為數(shù)字電視標準的核心技術之一的前向糾錯碼技術已經(jīng)成為眾多科研單位的研究熱點，相應的編解碼芯片更成為重中之重。在DMB-TH標準中用到了LDPC碼和BCH碼的級聯(lián)編碼方式，在CMMB標準中用到了LDPC碼和RS碼的級聯(lián)編碼方式，在DVB-S2標準中用到了LDPC碼和BCH碼的級聯(lián)編碼方式。本論文以目前最重要的三個與數(shù)字電視相關的標準：數(shù)字電視地面?zhèn)鬏敇藴?DMB-TH)、手機電視標準(CMMB)以及數(shù)字衛(wèi)星電視廣播標準(DVB-S2)為切入點，深入研究它們的編碼方式，設計了這三個標準中的LDPC碼編碼器，并在FPGA上實現(xiàn)了前兩個標準的編碼芯片，實現(xiàn)了DMB-TH標準中0.4、0.6以及0.8三種碼率的復用。在研究CMMB標準中編碼器設計時，提出一種改進的LU分解算法，該分解方式適合任意的H矩陣，具有一定的廣泛性。測試結果表明，芯片邏輯功能完全正確，速度和資源消耗均達到了標準的要求，具有一定的商用價值。

標簽： LDPC FPGA 數(shù)字電視

上傳時間： 2013-07-07

上傳用戶：327000306
USB20加密接口芯片的設計及其FPGA驗證.rar

信息安全在當今的社會生產(chǎn)生活中已經(jīng)被廣為關注，對敏感信息進行加密是提高信息安全性的一種常見的和有效的手段。常見的加密方法有軟件加密和硬件加密。軟件加密的方法因為加密速度低、安全性差以及安裝不便，在一些高端或主流的加密處理中都采用硬件加密手段對數(shù)據(jù)進行處理。硬件加密設備如加密狗和加密卡已經(jīng)廣泛地應用于信息加密領域當中。但是加密卡和加密狗因為采用的是多芯片結構，即采用獨立的USB通信芯片和獨立的加密芯片來分別實現(xiàn)數(shù)據(jù)的USB傳輸和加密功能，如果在USB芯片和加密芯片之間進行數(shù)據(jù)竊聽的話，很輕易地就可以獲得未加密的明文數(shù)據(jù)。作者提出了一種新的基于單芯片實現(xiàn)的USB加密接口芯片的構想，采用一塊芯片實現(xiàn)數(shù)據(jù)的USB2.0通信和AES加密功能，命名為USB2.0加密接口芯片。 USB2.0加密接口芯片采用了USB2.0接口標準和AES加密算法。該加密芯片可以實現(xiàn)與主機的快速通信，具有快速的密碼處理能力，對外提供USB接口，支持基于USB密碼載體的自身安全初始化方式。根據(jù)設計思想，課題研究并設計了USB2.0加密接口芯片的總體硬件架構，設計了USB模塊和AES加密模塊。為了解決USB通信模塊與AES加密模塊之間存在的數(shù)據(jù)處理單元匹配以及速度匹配問題，本文設計了AESUSB緩沖器，優(yōu)化了AES有限域加密算法。最后，利用VerilogHDL語言在FPGA芯片上實現(xiàn)了USB2.0加密接口芯片的功能，并在此基礎之上對加密芯片的通信和加密性能進行了測試和驗證。

標簽： FPGA USB 20

上傳時間： 2013-05-24

上傳用戶：黃華強
基于FPGA數(shù)控精插補芯片的設計.rar

本文著重研究用現(xiàn)場可編程門陣列(FPGA)來開發(fā)設計精插補芯片。選用Altera公司的Cyclone系列的EP1C3T144C8芯片設計了逐點比較法，數(shù)字積分法和比較積分法三種經(jīng)典插補算法，并對各種算法模塊進行了仿真驗證。又設計了三個算法選通信號，將三種算法模塊綜合成了一個整電路。在完成了FPGA內部三種算法的實現(xiàn)后，設計以一個STC單片機為粗插補處理器的FPGA實驗開發(fā)系統(tǒng)，并制作了PCB板。實驗開發(fā)系統(tǒng)板中設計了單片機程序下載和的FPGA下載配置電路，并且配有FPGA專用配置芯片，能實現(xiàn)FPGA上電自動配置。可用該實驗系統(tǒng)板進行精插補芯片的設計與開發(fā)，以及對所完成設計的功能進行驗證。為驗證所設計芯片的插補功能，編寫了單片機粗插補程序，將產(chǎn)生的粗插補坐標增量發(fā)給FPGA進行插補實驗，得到了理想的插補輸出脈沖。又編寫了單片機脈沖處理程序，讀回了FPGA的輸出脈沖，并由串口發(fā)送給PC機。最后通過編寫PC機的串口通信程序以及根據(jù)插補脈沖繪圖的程序，把FPGA的輸出脈沖繪制成了插補軌跡圖形。最終繪圖結果顯示，在20M輸入時鐘頻率下，由插補脈沖生成的插補軌跡圖形正確，驗證了本文設計的三種插補算法功能的正確性。本設計插補芯片達到了高速插補功能要求。

標簽： FPGA 數(shù)控片的設計

上傳時間： 2013-04-24

上傳用戶：zgu489
基于FPGA芯片的功能仿真平臺構建及靜態(tài)時序分析.rar

基于FPGA芯片的功能仿真平臺構建及靜態(tài)時序分析

標簽： FPGA 芯片功能仿真

上傳時間： 2013-06-28

上傳用戶：qilin
FPGA芯片關鍵電路設計.rar

現(xiàn)場可編程門陣列(FPGA)器件是能通過對其進行編程實現(xiàn)具有用戶規(guī)定功能的電路，特別適合集成電路的新品開發(fā)和小批量ASIC電路的生產(chǎn)。近幾年來，F(xiàn)PGA的發(fā)展非常迅速，但目前國內廠商所使用的FPGA芯片主要還是從國外進口，這種狀況除了給生產(chǎn)廠家?guī)砗艽蟮某杀緣毫σ酝猓瑫r也影響到國家信息產(chǎn)業(yè)的保密和安全問題，因此在國內自主研發(fā)FPGA便成為一種必然的趨勢。基于上述現(xiàn)實狀況及國內市場的巨大需求，中國電子科技集團公司第58研究所近年來對FPGA進行了專項研究，本論文正是作為58所專項的一部分研究工作的總結。本文深入研究了FPGA的相關設計技術，并進行了實際的FPGA器件設計，研究工作的重點是在華潤上華(CSMC)0.5μm標準CMOS工藝基礎上進行具有6000有效門的FPGA的電路設計與仿真。論文首先闡述了可編程邏輯器件的基本結構，就可編程邏輯器件的發(fā)展過程及其器件分類，對可編程只讀存儲器、現(xiàn)場可編程邏輯陣列、可編程陣列邏輯、通用邏輯陣列和復雜PLD等的基本結構特點進行了討論。接著討論了FPGA的基本結構與分類及它的編程技術，另外還闡述了FPGA的集成度和速率等相關問題。并根據(jù)實際指標要求確定本文研究目標FPGA的基本結構和它的編程技術，在華潤上華0.5μm標準CMOS工藝的基礎上，進行一款FPGA芯片的設計研究工作。進行了可編程邏輯單元的基本結構的設計，并用CMOS邏輯和NMOS傳輸管邏輯實現(xiàn)了函數(shù)發(fā)生器、快速進位鏈和觸發(fā)器的電路設計，并對其進行了仿真，達到了預期的目標。

標簽： FPGA 芯片電路設計

上傳時間： 2013-08-01

上傳用戶：baitouyu
基于實時鐘芯片的電子萬年歷的設計.zip

芯片資料，時鐘芯片的相關資料，希望大家多多指教，多多交流。

標簽： zip 時鐘芯片電子萬年歷

上傳時間： 2013-06-25

上傳用戶：天誠24
基于H264的網(wǎng)絡視頻監(jiān)控的FPGA實現(xiàn)研究.rar

隨著科學技術的發(fā)展與公共安全保障需求的提高，視頻監(jiān)控系統(tǒng)在工業(yè)生產(chǎn)、日常生活、警備與軍事方面的應用越來越廣泛。采用基于 FPGA 的SOPC技術、H．264壓縮編碼技術和網(wǎng)絡傳輸控制技術實現(xiàn)網(wǎng)絡視頻監(jiān)控系統(tǒng)，在穩(wěn)定性、功能、成本與擴展性等方面都有著突出的優(yōu)勢，具有重要的學術意義與實用意義，本課題所設計的網(wǎng)絡視頻監(jiān)控系統(tǒng)由以Nios Ⅱ為核心的嵌入式圖像服務器、相關網(wǎng)絡設備與若干PC機客戶端組成。嵌入式圖像服務器實時采集圖像，采用H．264 編碼算法進行壓縮，并持續(xù)監(jiān)聽網(wǎng)絡。PC機客戶端可通過網(wǎng)絡對服務器進行遠程訪問，接收編碼數(shù)據(jù)，使用H．264解碼算法重建圖像并實時顯示，使監(jiān)控人員有效地掌握現(xiàn)場情況，在嵌入式圖像服務器設計階段，本文首先進行了芯片選型與開發(fā)平臺選擇。然后構建圖像采集子系統(tǒng)，采用雙緩存乒乓交換的方法設計圖像采集用戶自定義模塊。接著設計雙Nios Ⅱ架構的SOPC系統(tǒng)，闡述了雙軟核設計中定制連接、內存芯片共享、數(shù)據(jù)搬移、通信與互斥的解決方法。同時完成了網(wǎng)絡服務器的設計，采用μC/OS-Ⅱ進行多任務的管理與調度， H．264視頻壓縮編解碼算法設計與實現(xiàn)是本文的重點。文中首先分析H．264．標準，規(guī)劃編解碼器結構。接著設計了16×16幀內預測算法，并設計宏塊掃描方式，采用兩次判決策略進行預測模式選擇。然后設計4×4子塊掃描方式，編寫整數(shù)變換與量化算法程序。熵編碼采用Exp-Golomb編碼與CAVLC相結合的方案，針對除拖尾系數(shù)之外的非零系數(shù)值編碼子算法，實現(xiàn)了一種基于表示范圍判別的編碼方法。最后設計了網(wǎng)絡傳輸?shù)拇a流組成格式，并針對編碼算法設計相應解碼算法。使用VC++完成算法驗證，并進行測試，觀察不同參數(shù)下壓縮率與失真度的變化。算法驗證完成后，本文進行了PC機客戶端設計，使其具有遠程訪問、H．264解碼與實時顯示的功能。同時將H．264 編碼算法程序移植到NiosⅡ中，并將嵌入式圖像服務器與若干客戶端接入網(wǎng)絡進行聯(lián)合調試，構建完整的網(wǎng)絡視頻監(jiān)控系統(tǒng)，實驗結果表明，本系統(tǒng)視頻壓縮率高，監(jiān)控圖像質量良好，充分證明了系統(tǒng)軟硬件與圖像編解碼算法設計成功。本系統(tǒng)具有成本低、擴展性好及適用范圍廣等優(yōu)點，發(fā)展前景十分廣闊。

標簽： H264 FPGA 網(wǎng)絡視頻監(jiān)控

上傳時間： 2013-04-24

上傳用戶：wang0123456789