隨著我國(guó)信息化發(fā)展進(jìn)程加快,信息化覆蓋面擴(kuò)大,信息安全問題也就隨之增多,其影響和后果也更加廣泛和嚴(yán)重。同時(shí),信息安全及其對(duì)經(jīng)濟(jì)發(fā)展、國(guó)家安全和社會(huì)穩(wěn)定的重大影響,正日益突出地顯現(xiàn)出來,受到越來越多的關(guān)注。在和平年代,通過對(duì)信息載體進(jìn)行大規(guī)模的物理破壞,從而達(dá)到危害信息安全的目的,在一定程度上是行不通的。然而,在信息安全的角力上,破壞者從來都沒有放棄過,他們把目標(biāo)對(duì)準(zhǔn)了信息載體中的數(shù)據(jù),由于數(shù)據(jù)的易失性,計(jì)算機(jī)數(shù)據(jù)成為信息安全中的最大隱患,同時(shí)也是破壞信息安全的一個(gè)突破口。 本文提出研制硬盤加密卡的主要目的是為了防止對(duì)計(jì)算機(jī)數(shù)據(jù)的竊取,保護(hù)硬盤中的數(shù)據(jù)。破壞者在得到硬盤后,也不能夠得到硬盤中的數(shù)據(jù),從而達(dá)到保護(hù)信息安全的目的。加密卡提供兩個(gè)符合ATA-6標(biāo)準(zhǔn)的接口,串接在主板IDE接口和硬盤之間。存儲(chǔ)在硬盤上的數(shù)據(jù),是經(jīng)過加密以后的加密數(shù)據(jù);從硬盤上讀出的數(shù)據(jù),必須經(jīng)過該卡的解密才可被正常使用,否則只是一堆亂碼。加密卡采用FPGA技術(shù)實(shí)現(xiàn)IDE接口和加密算法,以減小加解密帶來的速度上的影響。 論文的工作重點(diǎn)主要有以下幾個(gè)方面的內(nèi)容:FPGA及VHDL語言的研究,ATA協(xié)議標(biāo)準(zhǔn)研究及IDE接口的FPGA實(shí)現(xiàn)。論文對(duì)ATA協(xié)議做了細(xì)致的研究,分析了硬盤接口的工作機(jī)制以及主機(jī)與硬盤之間的通信協(xié)議,并在此基礎(chǔ)上,重點(diǎn)研究了用FPGA的編程功能來實(shí)現(xiàn)一個(gè)計(jì)算機(jī)硬件底層接口協(xié)議的方法,詳細(xì)介紹了芯片的內(nèi)部框圖及FPGA的軟件流程圖,提出了在實(shí)現(xiàn)過程中應(yīng)注意的要點(diǎn),最終用FPGA構(gòu)建了一個(gè)雙向IDE硬盤通道,實(shí)現(xiàn)了兩套符合ATA-6規(guī)范的IDE接口。
標(biāo)簽: FPGA 硬盤 加密卡 中的應(yīng)用
上傳時(shí)間: 2013-08-02
上傳用戶:Ants
碼元定時(shí)恢復(fù)(位同步)技術(shù)是數(shù)字通信中的關(guān)鍵技術(shù)。位同步信號(hào)本身的抖動(dòng)、錯(cuò)位會(huì)直接降低通信設(shè)備的抗干擾性能,使誤碼率上升,甚至?xí)箓鬏斣獾酵耆茐摹S绕鋵?duì)于突發(fā)傳輸系統(tǒng),快速、精確的定時(shí)同步算法是近年來研究的一個(gè)焦點(diǎn)。本文就是以Inmarsat GES/AES數(shù)據(jù)接收系統(tǒng)為背景,研究了突發(fā)通信傳輸模式下的全數(shù)字接收機(jī)中位同步方法,并予以實(shí)現(xiàn)。 本文系統(tǒng)地論述了位同步原理,在此基礎(chǔ)上著重研究了位同步的系統(tǒng)結(jié)構(gòu)、碼元定時(shí)恢復(fù)算法以及衡量系統(tǒng)性能的各項(xiàng)指標(biāo),為后續(xù)工作奠定了基礎(chǔ)。 首先根據(jù)衛(wèi)星系統(tǒng)突發(fā)信道傳輸?shù)奶攸c(diǎn)分析了傳統(tǒng)位同步方法在突發(fā)系統(tǒng)中的不足,接下來對(duì)Inmarsat系統(tǒng)的短突發(fā)R信道和長(zhǎng)突發(fā)T信道的調(diào)制方式和幀結(jié)構(gòu)做了細(xì)致的分析,并在Agilent ADS中進(jìn)行了仿真。 在此基礎(chǔ)上提出了一種充分利用報(bào)頭前導(dǎo)比特信息的,由滑動(dòng)平均、閾值判斷和累加求極值組成的快速報(bào)頭時(shí)鐘捕獲方法,此方法可快速精準(zhǔn)地完成短突發(fā)形式下的位同步,并在FPGA上予以實(shí)現(xiàn),效果良好。 在長(zhǎng)突發(fā)形式下的報(bào)頭時(shí)鐘捕獲后還需要對(duì)后續(xù)數(shù)據(jù)進(jìn)行位同步跟蹤,在跟蹤過程中本論文首先用DSP Builder實(shí)現(xiàn)了插值環(huán)路的位同步算法,進(jìn)行了Matlab仿真和FPGA實(shí)現(xiàn)。并在插值環(huán)路的基礎(chǔ)上做出改進(jìn),提出了一種新的高效的基于移位算法的位同步方案并予以FPGA實(shí)現(xiàn)。最后將移位算法與插值算法進(jìn)行了性能比較,證明該算法更適合于本項(xiàng)目中Inmarsat的長(zhǎng)突發(fā)信道位同步跟蹤。 論文對(duì)兩個(gè)突發(fā)信道的位同步系統(tǒng)進(jìn)行了理論研究、算法設(shè)計(jì)以及硬件實(shí)現(xiàn)的全過程,滿足系統(tǒng)要求。
標(biāo)簽: 海事衛(wèi)星 信號(hào) 位同步 檢測(cè)
上傳時(shí)間: 2013-04-24
上傳用戶:zukfu
隨著計(jì)算機(jī)運(yùn)算速度的提高和計(jì)算機(jī)網(wǎng)絡(luò)的發(fā)展,基于離散對(duì)數(shù)問題和大整數(shù)因子分解問題的數(shù)字簽名算法越來越不能滿足信息安全的需要。為了滿足信息安全的要求,安全性依賴于橢圓曲線離散對(duì)數(shù)困難問題(ECDLP)的橢圓曲線密碼體制是當(dāng)前密碼學(xué)界研究的熱點(diǎn)之一。現(xiàn)有的求解ECDLP的算法都是全指數(shù)時(shí)間復(fù)雜度的算法。由于專用集成電路具有速度快、性能好、安全性高等優(yōu)勢(shì),使得采用專用集成電路來實(shí)現(xiàn)橢圓曲線密碼體制己成為主要趨勢(shì)。因此,本課題著眼于應(yīng)用,針對(duì)基于橢圓曲線數(shù)字簽名算法的FPGA實(shí)現(xiàn)進(jìn)行了較為深入的探討與研究。 本課題從實(shí)際應(yīng)用的需要出發(fā),以初等數(shù)論、有限域理論、數(shù)字簽名技術(shù)和橢圓曲線理論為依據(jù),確定了如下基于橢圓曲線數(shù)字簽名算法的硬件實(shí)現(xiàn)方案:首先,對(duì)實(shí)現(xiàn)基于橢圓曲線數(shù)字簽名算法所需的算法和技術(shù)進(jìn)行了剖析和系統(tǒng)設(shè)計(jì)。然后,按照層次化、模塊化的設(shè)計(jì)思想,在Xinlinx公司的ISE 7.1工具中,采用硬件描述語言VHDL作為設(shè)計(jì)輸入,對(duì)各運(yùn)算器和控制模塊進(jìn)行電路設(shè)計(jì);采用Menter公司的ModelSim SE 6.2b工具對(duì)之進(jìn)行功能仿真,以保證底層設(shè)計(jì)的正確性。最后,在確保每個(gè)模塊的設(shè)計(jì)正確的前提下,完成電路的總體設(shè)計(jì),再進(jìn)行總體設(shè)計(jì)的仿真與測(cè)試。 本課題對(duì)Schnorr數(shù)字簽名算法的改進(jìn),實(shí)現(xiàn)了比未改進(jìn)前的Schnorr數(shù)字簽名算法平均節(jié)省三分之一的運(yùn)行時(shí)間。對(duì)基于橢圓曲線數(shù)字簽名算法的設(shè)計(jì)也獲得了良好的指標(biāo):產(chǎn)生簽名只需要1ms多的時(shí)間,驗(yàn)證簽名也需要不到3ms。本課題的研究對(duì)實(shí)現(xiàn)電子交易安全方面有重要的作用,尤其是在密鑰分配、電子貨幣、電子證券、電子商務(wù)和電子政務(wù)等領(lǐng)域都有重要的應(yīng)用價(jià)值,其成果具有廣泛的應(yīng)用前景。
標(biāo)簽: 橢圓曲線 密碼體制 數(shù)字簽名算法
上傳時(shí)間: 2013-04-24
上傳用戶:獨(dú)孤求源
未來戰(zhàn)爭(zhēng)將以信息化戰(zhàn)場(chǎng)為支撐,以信息化武器裝備為主導(dǎo),以信息化作戰(zhàn)為主要方式,信息安全是實(shí)施信息防御、奪取制信息權(quán)、獲取信息優(yōu)勢(shì)的關(guān)鍵要素,其建設(shè)與發(fā)展面臨新的挑戰(zhàn)和日益廣泛的應(yīng)用需求。 信息安全裝備是適應(yīng)新時(shí)期軍事通信建設(shè)的需求、保證軍事信息安全、軍隊(duì)指揮系統(tǒng)順暢的重要方面,深度包過濾技術(shù)是我軍信息安全領(lǐng)域的重要技術(shù)之一。進(jìn)行深度包過濾技術(shù)的研究與實(shí)現(xiàn)具有非常重要的意義。 本文所做的工作主要有以下幾個(gè)方面: 1、提出了一種效率更高的字符串搜索算法OBM; 2、設(shè)計(jì)了過濾策略; 3、設(shè)計(jì)了各過濾規(guī)則/特征碼的數(shù)據(jù)結(jié)構(gòu)及整體數(shù)據(jù)結(jié)構(gòu); 4、在FPGA中設(shè)計(jì)實(shí)現(xiàn)了QBM算法; 5、基于FPGA+FLASH結(jié)構(gòu),設(shè)計(jì)了深度包過濾器整體方案,設(shè)計(jì)實(shí)現(xiàn)了一款既有訪問控制能力又有內(nèi)容過濾特點(diǎn),高效、可配置、能反饋的內(nèi)容過濾器; 6、對(duì)所完成的設(shè)計(jì)進(jìn)行了仿真,并給出了性能評(píng)估。
上傳時(shí)間: 2013-05-29
上傳用戶:夜月十二橋
三維彩色信息獲取系統(tǒng)目的是獲取對(duì)象的三維空間坐標(biāo)和顏色信息。它是計(jì)算機(jī)視覺研究的重要內(nèi)容,也是當(dāng)前信息科學(xué)研究中的一個(gè)重要熱點(diǎn)。 本文首先介紹了三維信息獲取技術(shù)的意義和實(shí)時(shí)可重構(gòu)三維激光彩色信息獲取系統(tǒng)總體方案。該方案合理劃分了系統(tǒng)的圖像處理任務(wù),充分地利用了擁有的硬、軟件資源。闡述了基于FPGA處理器的硬件系統(tǒng)結(jié)構(gòu)及其工作原理和系統(tǒng)工作時(shí)序。 本文還研究了圖像處理系統(tǒng)中的數(shù)字邏輯設(shè)計(jì),總結(jié)出了較完整、規(guī)范化的設(shè)計(jì)流程和方法,介紹了從圖像處理算法到可編程邏輯器件的規(guī)范化映射方法,總結(jié)了在視頻系統(tǒng)中的高級(jí)設(shè)計(jì)技巧,包括并行流水線技術(shù)和循環(huán)結(jié)構(gòu)的硬件實(shí)現(xiàn)方式等。 為了說明提出的設(shè)計(jì)方法,本文分析了基于自適應(yīng)閾值的結(jié)構(gòu)光條紋中心的方向模板快速檢測(cè)算法的硬件實(shí)現(xiàn)。該算法是把自適應(yīng)閾值法與可變方向模板法相結(jié)合,具有穩(wěn)定性好、精度高、計(jì)算簡(jiǎn)單、數(shù)據(jù)存儲(chǔ)量小、實(shí)現(xiàn)速度快的特點(diǎn),此外,該方法有利于硬件快速實(shí)現(xiàn)。實(shí)踐證明這種方法是實(shí)用的、有效的。 本文的重點(diǎn)在于研制了具有完全自主知識(shí)產(chǎn)權(quán)的實(shí)時(shí)可重構(gòu)三維激光彩色信息獲取系統(tǒng)中視頻圖像處理專用集成電路。該集成電路是實(shí)現(xiàn)系統(tǒng)快速算法的核心,使用現(xiàn)場(chǎng)可編程器FPGA器件EPlK50實(shí)現(xiàn)提取激光線、提取人頭輪廓線和提取中心顏色線算法;該集成電路還要實(shí)現(xiàn)系統(tǒng)所需的控制邏輯。控制部分包括將視頻采集輸出端口信號(hào)轉(zhuǎn)化為RGB真彩色信號(hào)的數(shù)據(jù)鎖存模塊、各FIFO緩存器的輸入輸出控制模塊和系統(tǒng)需要的其它信號(hào)控制模塊。提出提取輪廓線快速算法,即由FPGA處理器與主機(jī)交互式共同快速完成提取人頭正側(cè)影輪廓線算法。該專用集成電路研制是整個(gè)實(shí)時(shí)可重構(gòu)三維激光彩色信息獲取系統(tǒng)實(shí)現(xiàn)的關(guān)鍵。
標(biāo)簽:
上傳時(shí)間: 2013-07-23
上傳用戶:lguotao
隨著計(jì)算機(jī)和信息技術(shù)的飛速發(fā)展,信息的安全性越來越受到人們的重視。敏感信息的電子化在使用戶得到便利的同時(shí),數(shù)據(jù)、資源免泄漏也成為了人們必須注意的一個(gè)大隱患。在這個(gè)信息全球化的時(shí)代,病毒、黑客、電子竊聽欺騙、網(wǎng)絡(luò)攻擊都是人們所必須面對(duì)的重大問題。出于這種需要,加密自然吸引了人們的注意力,而傳統(tǒng)的軟件加密技術(shù)已經(jīng)越來越不能滿足信息安全對(duì)運(yùn)算速度和系統(tǒng)安全性的需求,硬件設(shè)施的開發(fā)顯示出其重要性,硬件加密模塊的地位也越來越重要。但其安全性仍存在著一定的問題,對(duì)安全性研究仍是不可放松的一個(gè)重要問題。 本文介紹了目前幾種流行加密算法及標(biāo)準(zhǔn),并對(duì)典型的公鑰密碼標(biāo)準(zhǔn)RSA進(jìn)一步說明。RSA算法可以進(jìn)行數(shù)字簽名、數(shù)據(jù)加/解密,將其應(yīng)用于數(shù)據(jù)安全領(lǐng)域具有很大的意義。針對(duì)于目前硬件加解密相對(duì)于軟件加解密的種種優(yōu)勢(shì),論文重點(diǎn)研究RSA算法的基于硬件FPGA的設(shè)計(jì)實(shí)現(xiàn)方案。FPGA是近幾年的超大規(guī)模集成電路設(shè)計(jì)的焦點(diǎn),其速度及成本等都占有一定的優(yōu)勢(shì)。對(duì)RSA算法的FPGA設(shè)計(jì),論文主要研究?jī)煞矫娴膬?nèi)容:密鑰生成部分中的素?cái)?shù)檢測(cè)問題和加/解密算法中關(guān)鍵瓶頸--大數(shù)模乘及模冪運(yùn)算。并進(jìn)行了軟硬件的仿真、驗(yàn)證與測(cè)試。論文對(duì)RSA設(shè)計(jì)模塊的可應(yīng)用領(lǐng)域之一--智能卡及其安全性做了簡(jiǎn)單的介紹,并對(duì)論文所研究實(shí)現(xiàn)的模塊在其中的應(yīng)用進(jìn)行了說明,從而體現(xiàn)了其實(shí)際應(yīng)用價(jià)值。
上傳時(shí)間: 2013-07-06
上傳用戶:juyuantwo
隨著信息量的急劇增長(zhǎng),信息安全日益受到人們重視。移動(dòng)硬盤的出現(xiàn)使得數(shù)據(jù)的轉(zhuǎn)移和攜帶更加方便,但也不可避免的帶來了數(shù)據(jù)安全隱患。只要竊走了移動(dòng)硬盤,任何想竊取硬盤信息的人便可以輕松得逞,即使設(shè)置了類似訪問口令這樣的邏輯密鑰,要想破解也不是件難事。 一個(gè)完整的數(shù)據(jù)加解密系統(tǒng)應(yīng)該具備安全可靠的密碼認(rèn)證機(jī)制和數(shù)據(jù)加解密算法。本文基于MEMS強(qiáng)鏈、USB控制器和FPGA設(shè)計(jì)了一種USB接口的高效數(shù)據(jù)加解密系統(tǒng),采用物理認(rèn)證并用硬件實(shí)現(xiàn)AES加密算法。普通IDE硬盤掛接該系統(tǒng)后成為安全性極高的加密USB移動(dòng)硬盤,其平均數(shù)據(jù)吞吐率接近普通U盤,達(dá)到10MB/s。
標(biāo)簽: USB 移動(dòng) 硬盤數(shù)據(jù) 加密技術(shù)
上傳時(shí)間: 2013-06-16
上傳用戶:1159797854
產(chǎn)品安全性系列課程 安規(guī)工程師培訓(xùn)教材,信息技術(shù)設(shè)備的安全,安全標(biāo)準(zhǔn)對(duì)器具的總體要求,安全的基本準(zhǔn)則,電擊或觸電,電擊或觸電,火災(zāi),熱的危險(xiǎn),機(jī)械危險(xiǎn),等等
標(biāo)簽: 安全性
上傳時(shí)間: 2013-04-24
上傳用戶:lgd57115700
隨著GPS(Global Positioning System)技術(shù)的不斷發(fā)展和成熟,其全球性、全天候、低成本等特點(diǎn)使得GPS接收機(jī)的用戶數(shù)量大幅度增加,應(yīng)用領(lǐng)域越來越廣。但由于定位過程中各種誤差源的存在,單機(jī)定位精度受到影響。目前常從兩個(gè)方面考慮減小誤差提高精度:①用高精度相位天線、差分技術(shù)等通過提高硬件成本獲取高精度;②針對(duì)誤差源用濾波算法從軟件方面實(shí)現(xiàn)精度提高。兩種方法中,后者相對(duì)于前者在滿足精度要求的前提下節(jié)約成本,而且便于系統(tǒng)融合,是應(yīng)用于GPS定位的系統(tǒng)中更有前景的方法。但由于在系統(tǒng)中實(shí)現(xiàn)定位濾波算法需要時(shí)間,傳統(tǒng)CPU往往不能滿足實(shí)時(shí)性的要求,而FPGA以其快速并行計(jì)算越來越受到青睞。 本文在FPGA平臺(tái)上,根據(jù)“先時(shí)序后電路”的設(shè)計(jì)思想,由同步?jīng)]計(jì)方法以及自頂向下和自下而上的混合設(shè)計(jì)方法實(shí)現(xiàn)系統(tǒng)的總體設(shè)計(jì)。從GPS-OEM板輸出的定位信息的接收到定位結(jié)果的坐標(biāo)變換,最終到kalman濾波遞推計(jì)算減小定位誤差,實(shí)現(xiàn)實(shí)時(shí)、快速、高精度的GPS定位信息采集處理系統(tǒng),為GPS定位數(shù)據(jù)的處理方法做了新的嘗試,為基于FPGA的GPS嵌入式系統(tǒng)的開發(fā)奠定了基礎(chǔ)。具體工作如下: 基于FPGA設(shè)計(jì)了GPS定位數(shù)據(jù)的正確接收和顯示,以及經(jīng)緯度到平面坐標(biāo)的投影變換。根掘GPS輸出信息標(biāo)準(zhǔn)和格式,通過串口接收模塊實(shí)現(xiàn)串口數(shù)掘的接收和經(jīng)緯度信息提取,并通過LCD實(shí)時(shí)顯示。在提取信息的同時(shí)將數(shù)據(jù)格式由ASCⅡ碼轉(zhuǎn)變?yōu)槭M(jìn)制整數(shù)型,實(shí)現(xiàn)利用移位和加法運(yùn)算達(dá)到代替乘法運(yùn)算的效果,從而減少資源的利用率。在坐標(biāo)轉(zhuǎn)換過程中,利用查找表的方法查找轉(zhuǎn)化時(shí)需要的各個(gè)參數(shù)值,并將該參數(shù)先轉(zhuǎn)為雙精度浮點(diǎn)小數(shù),再進(jìn)行坐標(biāo)轉(zhuǎn)換。根據(jù)高斯轉(zhuǎn)化公式的規(guī)律將公式簡(jiǎn)化成只涉及加法和乘法運(yùn)算,以此簡(jiǎn)化公式運(yùn)算量,達(dá)到節(jié)省資源的目的。 卡爾曼濾波器的實(shí)現(xiàn)。首先分析了影響定位精度的各種誤差因素,將各種誤差因素視為一階馬爾科夫過程的總誤差,建立了系統(tǒng)狀態(tài)方程、觀測(cè)方程和濾波方程,并基于分散濾波的思想進(jìn)行卡爾曼濾波設(shè)計(jì),并通過Matlab進(jìn)行仿真。結(jié)果表明,本文設(shè)計(jì)的卡爾曼濾波器收斂性好,定位精度高、估計(jì)誤差小。在仿真基礎(chǔ)上,實(shí)現(xiàn)基于FPGA的卡爾曼濾波計(jì)算。在滿足實(shí)時(shí)性的基礎(chǔ)上,通過IP核、模塊的分時(shí)復(fù)用和樹狀結(jié)構(gòu)節(jié)省資源,實(shí)現(xiàn)數(shù)據(jù)卡爾曼濾波,達(dá)到提高數(shù)據(jù)精度的效果。 設(shè)計(jì)中以Xilinx公司的Virtex-5系列的XC5VLX110-FF676為硬件平臺(tái),采用Verilog HDL硬件描述語言實(shí)現(xiàn),利用Xilinx公司的ISE10.1工具布局布線,一共使用44438個(gè)邏輯資源,時(shí)鐘頻率達(dá)到100MHZ以上,滿足實(shí)時(shí)性信號(hào)處理要求,在保證精度的前提下達(dá)到資源最優(yōu)。Modelsim仿真驗(yàn)證了該設(shè)計(jì)的正確性。
上傳時(shí)間: 2013-04-24
上傳用戶:二驅(qū)蚊器
開關(guān)電源的安全及EMC設(shè)計(jì) 基于EMC 的ESD 防護(hù)設(shè)計(jì)靜電問題是一直困擾電子產(chǎn)品的問題,靜電放電導(dǎo)致 ... 經(jīng)驗(yàn) 認(rèn)為,每千伏的靜電電壓擊穿距離在1mm 左右,因此PCB 器件,走線
標(biāo)簽: EMC 開關(guān)電源
上傳時(shí)間: 2013-07-23
上傳用戶:liu_yuankang
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1