MOTION BUILDER Ver.2 是用于監(jiān)控 KV-H20/H20S/H40S/H20G 的參數(shù)設(shè)定以及當(dāng)前動作狀態(tài)的軟件。 在 PC 上可以設(shè)定復(fù)雜的參數(shù)，并可以在顯示畫面上監(jiān)控正在運(yùn)行的 KV-H20/H20S/H40S/H20G。 關(guān)于 MOTION BUILDER Ver.2 概要、功能與使用方法的詳細(xì)說明。在安裝之前，請仔細(xì)閱讀本手冊，并充分 理解。 注意 1、使用 MOTION BUILDER Ver.2 時，必須在可以使用 KV-H20/H20S/H40S/H20G 上 連接的緊急停止開關(guān)的地方使用。 通訊異常時，不接受 MOTION BUILDER Ver.2 的“強(qiáng)制停止”，可能會導(dǎo)致事故指示發(fā)生。發(fā)生通信異常時，MOTION BUILDER Ver.2 的“強(qiáng)制停止”按鈕將不起作用。 2、JOG 過程中，不能采用斷開 PLC 的連接電纜等手段停止通訊。 KV-H20/H20S/H40S/H20G 單元的 JOG 繼電器會一直保持 ON，機(jī)器繼續(xù)運(yùn)轉(zhuǎn)，并可能導(dǎo)致事故發(fā)生。 3、執(zhí)行監(jiān)控或者寫入?yún)?shù)（設(shè)定）時，不能斷開和 PLC 的連接電纜。 否則會發(fā)生通訊錯誤，PC 可能會被重啟。KV-H20/H20S/H40S/H20G 內(nèi)的數(shù)據(jù)可 能會損壞。 4、在 RUN 過程中，KV-1000/700 進(jìn)行 JOG 示教時，必須在 PROG 模式下實施。 如果掃描時間較長，則反映的時間變長，且可能發(fā)生無法預(yù)料的動作。 5、發(fā)送到 KV-1000/700 的單元設(shè)定信息必須與當(dāng)前打開的梯形圖程序的單元設(shè)定信 息一致。如果設(shè)定信息不同，則顯示錯誤，且不運(yùn)行。 6、錯誤操作或者靜電等會引起數(shù)據(jù)變化或者去失，為了保護(hù)數(shù)據(jù)，請定期進(jìn)行備份。 指示 關(guān)于數(shù)據(jù)的變化或者消失引起的損失，本公司不負(fù)任何責(zé)任，請諒解。 7、保存數(shù)據(jù)時，如果需要保留原來保存的數(shù)據(jù)，則選擇“重命名保存”。 如果“覆蓋保存”則會失去原來保存的數(shù)據(jù)。 運(yùn)行環(huán)境及系統(tǒng)配置 運(yùn)行 MOTION BUILDER Ver.2 ，必須具備如下環(huán)境。 請確認(rèn)您使用的系統(tǒng)是否符合如下條件、是否備齊了必需的設(shè)備。 對應(yīng)的 PC 機(jī)型 • IBM PC 以及 PC/AT 兼容機(jī)（DOS/V） 系統(tǒng)配置 • CPU Pentium 133 MHz 以上 支持 Windows 的打印 （推薦 Pentium 200 MHz 以上） • 內(nèi)存容量擴(kuò)展內(nèi)存 64MB 以上 • 硬盤可用空間 20MB 以上 • CD-ROM 驅(qū)動器 • 接口 RS-232C 或者 USB
標(biāo)簽： BUILDER MOTION Ver 使用說明書
上傳時間： 2013-10-08
上傳用戶：fujiura
LSB算法進(jìn)行信息隱藏的C語言實現(xiàn)
上傳時間： 2013-11-19
上傳用戶：llwap
本課題是設(shè)計一個C++的學(xué)生信息管理系統(tǒng)，包含學(xué)生基本信息，也可添加一些其他的信息。
標(biāo)簽： 信息管理 系統(tǒng)設(shè)計
上傳時間： 2013-11-03
上傳用戶：思索的小白
用VC++做的學(xué)生信息管理系統(tǒng)
標(biāo)簽： my-project-VC 信息系統(tǒng)
上傳時間： 2013-10-17
上傳用戶：baby25825
office picture Manager圖片閱讀和批量處理工具，非常實用，針對有些簡化系統(tǒng)上沒有的軟件，想用最快最方便的進(jìn)行處理或批處理圖片者，這就是不二之選 office圖片信息補(bǔ)丁包
標(biāo)簽： OfficePictureManager office 增量 補(bǔ)丁
上傳時間： 2013-10-30
上傳用戶：稀世之寶039
office picture Manager圖片閱讀和批量處理工具，非常實用，針對有些簡化系統(tǒng)上沒有的軟件，想用最快最方便的進(jìn)行處理或批處理圖片者，這就是不二之選 office圖片信息補(bǔ)丁包
標(biāo)簽： OfficePictureManager office 增量 補(bǔ)丁
上傳時間： 2013-10-14
上傳用戶：playboys0
Altera公司SoC FPGA產(chǎn)品簡介高級信息摘要(英文資料) 圖 硬件處理系統(tǒng)
標(biāo)簽： Altera FPGA SoC 產(chǎn)品簡介
上傳時間： 2013-10-16
上傳用戶：離殤
信息處理機(jī)(圖1)用于完成導(dǎo)彈上多路遙測信息的采集、處理、組包發(fā)送。主要功能包括高速1553B總線的數(shù)據(jù)收發(fā)、422接口設(shè)備的數(shù)據(jù)加載與檢測、多路數(shù)據(jù)融合和數(shù)據(jù)接收、處理、組包發(fā)送的功能。其中，總線數(shù)據(jù)和其他422接口送來的數(shù)據(jù)同時進(jìn)行并行處理;各路輸入信息按預(yù)定格式進(jìn)行融合與輸出;數(shù)據(jù)輸出速率以高速同步422口的幀同步脈沖為源，如果高速同步422口異常不影響總線數(shù)據(jù)和其它422口的數(shù)據(jù)融合與輸出功能。在CPU發(fā)生異常或總線數(shù)據(jù)異常時不影響其它422口數(shù)據(jù)的融合與輸出功能;能夠?qū)目偩€上接收的數(shù)據(jù)進(jìn)行二次篩選、組包，并發(fā)送往總線，供其它設(shè)備接收。
標(biāo)簽： FPGA 信息處理 中的應(yīng)用
上傳時間： 2013-10-22
上傳用戶：xjz632
1.1 問題產(chǎn)生的環(huán)境1.1.1 軟件環(huán)境1. PC機(jī)的系統(tǒng)為Microsoft Window XP Professional版本2002 Service Pack 2；2. Quartus II V7.0軟件，并安裝了MegaCore IP V7.0；3. NiosII IDE 7.0軟件。1.1.2 硬件環(huán)境核心板的芯片是EP2C35F672C8N的MagicSOPC實驗箱的硬件系統(tǒng)。硬件的工作環(huán)境是在普通的環(huán)境下。1.2 問題的現(xiàn)象在使用MagicSOPC實驗箱的光盤例程時，使用Quartus II編譯工程時出現(xiàn)編譯錯誤，錯誤提示信息如圖1.1、圖1.2所示。
上傳時間： 2013-11-23
上傳用戶：Alick
Hyperlynx仿真應(yīng)用:阻抗匹配.下面以一個電路設(shè)計為例，簡單介紹一下PCB仿真軟件在設(shè)計中的使用。下面是一個DSP硬件電路部分元件位置關(guān)系(原理圖和PCB使用PROTEL99SE設(shè)計)，其中DRAM作為DSP的擴(kuò)展Memory(64位寬度，低8bit還經(jīng)過3245接到FLASH和其它芯片)，DRAM時鐘頻率133M。因為頻率較高，設(shè)計過程中我們需要考慮DRAM的數(shù)據(jù)、地址和控制線是否需加串阻。下面，我們以數(shù)據(jù)線D0仿真為例看是否需要加串阻。模型建立首先需要在元件公司網(wǎng)站下載各器件IBIS模型。然后打開Hyperlynx,新建LineSim File(線路仿真—主要用于PCB前仿真驗證)新建好的線路仿真文件里可以看到一些虛線勾出的傳輸線、芯片腳、始端串阻和上下拉終端匹配電阻等。下面，我們開始導(dǎo)入主芯片DSP的數(shù)據(jù)線D0腳模型。左鍵點(diǎn)芯片管腳處的標(biāo)志，出現(xiàn)未知管腳，然后再按下圖的紅線所示線路選取芯片IBIS模型中的對應(yīng)管腳。 3http://bbs.elecfans.com/ 電子技術(shù)論壇 http://www.elecfans.com 電子發(fā)燒友點(diǎn)OK后退到“ASSIGN Models”界面。選管腳為“Output”類型。這樣，一樣管腳的配置就完成了。同樣將DRAM的數(shù)據(jù)線對應(yīng)管腳和3245的對應(yīng)管腳IBIS模型加上(DSP輸出，3245高阻，DRAM輸入)。下面我們開始建立傳輸線模型。左鍵點(diǎn)DSP芯片腳相連的傳輸線，增添傳輸線，然后右鍵編輯屬性。因為我們使用四層板，在表層走線，所以要選用“Microstrip”，然后點(diǎn)“Value”進(jìn)行屬性編輯。這里，我們要編輯一些PCB的屬性，布線長度、寬度和層間距等，屬性編輯界面如下：再將其它傳輸線也添加上。這就是沒有加阻抗匹配的仿真模型(PCB最遠(yuǎn)直線間距1.4inch，對線長為1.7inch)。現(xiàn)在模型就建立好了。仿真及分析下面我們就要為各點(diǎn)加示波器探頭了，按照下圖紅線所示路徑為各測試點(diǎn)增加探頭：為發(fā)現(xiàn)更多的信息，我們使用眼圖觀察。因為時鐘是133M，數(shù)據(jù)單沿采樣，數(shù)據(jù)翻轉(zhuǎn)最高頻率為66.7M，對應(yīng)位寬為7.58ns。所以設(shè)置參數(shù)如下：之后按照芯片手冊制作眼圖模板。因為我們最關(guān)心的是接收端(DRAM)信號，所以模板也按照DRAM芯片HY57V283220手冊的輸入需求設(shè)計。芯片手冊中要求輸入高電平VIH高于2.0V，輸入低電平VIL低于0.8V。DRAM芯片的一個NOTE里指出，芯片可以承受最高5.6V，最低-2.0V信號(不長于3ns)：按下邊紅線路徑配置眼圖模板：低8位數(shù)據(jù)線沒有串阻可以滿足設(shè)計要求，而其他的56位都是一對一，經(jīng)過仿真沒有串阻也能通過。于是數(shù)據(jù)線不加串阻可以滿足設(shè)計要求，但有一點(diǎn)需注意，就是寫數(shù)據(jù)時因為存在回沖，DRAM接收高電平在位中間會回沖到2V。因此會導(dǎo)致電平判決裕量較小，抗干擾能力差一些，如果調(diào)試過程中發(fā)現(xiàn)寫RAM會出錯，還需要改版加串阻。
上傳時間： 2013-12-17
上傳用戶：debuchangshi
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
