亚洲激情中文在线,成人精品天堂一区二区三区,亚洲自拍偷拍区

信源編碼

程式描述：使用Cypress的Cy7C68013A晶片進行設計

程式描述：使用Cypress的Cy7C68013A晶片進行設計，實現Slave FIFO模式的資料獲取。程式包括USB韌體程式以及主機程式。安裝：把來源程式碼複製到硬碟特定目錄下，使用Keil C編譯器和Visual C++ 6.0運行即可。注意：可以首先使用Cypress的測試工具進行韌體程式的測試，以確保韌體程式的正確性。

標簽： Cypress 68013A C68013 68013

上傳時間： 2013-12-18

上傳用戶：1427796291
VK3708BM/VK3710IM多按鍵高抗干擾防水積水可操作觸摸觸控

產品型號（封裝形式）： VK3702DM VK3702TM VK3702OM——(SOP8 ) VK3706OM VK3706OM VK3706DM VK3708BM VK3710IM——(SOP16) 產品品牌：VINTEK/元泰產品年份：新年份深圳永嘉微電原廠直銷，大量現貨更有優勢！讓您的生產高枕無憂。聯系人：許碩 QQ：191 888 5898 TEL：188 9858 2398（微信） ●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●● 產品描述 VK3702DM提供2個觸摸感應按鍵，一對一直接輸出，提供低功耗模式，可使用於電池應用的產品。對於防水和抗干擾方面有很優異的表現。 ●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●● 產品描述 VK3702TM提供 2 個觸摸感應按鍵，一對一的 Toggle 模式輸出，提供低功耗模式，可使用於電池應用的產品。對於防水和抗干擾方面有很優異的表現 ●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●● 產品描述 VK3702OM提供 2 個觸摸感應按鍵，一對一直接輸出，輸出為開漏(open drain)型態，適合作 AD 鍵。提供低功耗模式，可使用於電池應用的產品。對於防水和抗干擾方面有很優異的表現。 ●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●● 產品描述 VK3706OM提供6個觸摸感應按鍵，一對一直接輸出，輸出為開漏(open drain)型態，適合作AD鍵。提供低功耗模式，可使用於電池應用的產品。對於防水和抗干擾方面有很優異的表現! ●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●● 產品描述 VK3706DM提供6個觸摸感應按鍵，一對一直接輸出，提供低功耗模式，可使用於電池應用的產品。對於防水和抗干擾方面有很優異的表現! ●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●● 產品描述 VK3708BM提供8個觸摸感應按鍵，二進制(BCD)編碼輸出，具有一個按鍵承認輸出的顯示，按鍵後的資料會維持到下次按鍵，可先判斷按鍵承認的狀態。提供低功耗模式，可使用於電池應用的產品。對於防水和抗干擾方面有很優異的表現! ●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●● 產品描述 VK3710IM提供10個觸摸感應按鍵及兩線式串列界面，並有中斷輸出INT腳與MCU聯繫。提供低功耗模式，可使用於電池應用的產品。特性上對於防水和抗干擾方面有很優異的表現! 我們的優勢 1：我司為VINTEK/臺灣元泰半導體股份有限公司/VINKA的授權大中華區代理商，產品渠道正宗，確保原裝，大量庫存現貨！ 2：公司工程力量雄厚，真誠技術服務支持，搭配原廠服務各種應用產品客戶。 3：好價格源自連接原廠直銷，你有量，我有價，確保原裝的好價格。優勢代理元泰VKD常用觸控按鍵IC，簡介如下：標準觸控IC-電池供電系列 VKD223EB --- 工作電壓/電流：2.0V-5.5V/5uA-3V 感應通道數：1 通訊接口更長響應時間快速模式60mS，低功耗模式220ms 封裝：SOT23-6 VKD223B --- 工作電壓/電流：2.0V-5.5V/5uA-3V 感應通道數：1 通訊接口更長響應時間快速模式60mS，低功耗模式220ms 封裝：SOT23-6 VKD232C --- 工作電壓/電流： 2.4V-5.5V/2.5uA-3V 感應通道數：2封裝：SOT23-6 通訊接口：直接輸出，低電平有效固定為多鍵輸出模式，內建穩壓電路 VKD233DH（更小體積2*2）---工作電壓/電流： 2.4V-5.5V/2.5uA-3V 1按鍵封裝：DFN6L 通訊接口：直接輸出，鎖存(toggle)輸出有效鍵更長時間檢測16S VKD233DB(推薦) --- 工作電壓/電流： 2.4V-5.5V/2.5uA-3V 1感應按鍵封裝：SOT23-6 通訊接口：直接輸出，鎖存(toggle)輸出低功耗模式電流2.5uA-3V VKD233DH（推薦）---工作電壓/電流： 2.4V-5.5V/2.5uA-3V 1感應按鍵封裝：SOT23-6 通訊接口：直接輸出，鎖存(toggle)輸出有效鍵更長時間檢測16S 標準觸控IC-多鍵觸摸按鈕系列 VKD104SB/N --- 工作電壓/電流：2.4V-5.5V/13uA-3V 感應通道數/按鍵數：4 通訊接口：直接輸出,鎖存輸出,開漏輸出封裝：SSOP-16 VKD104BC --- 工作電壓/電流：2.4V-5.5V/13uA-3V 感應通道數/按鍵數：4 通訊接口：直接輸出,鎖存輸出,開漏輸出封裝：SOP-16 VKD104BR --- 工作電壓/電流：2.4V-5.5V/13uA-3V 感應通道數/按鍵數：2 通訊接口：直接輸出, toggle輸出封裝：SOP-8 VKD104QB --- 工作電壓/電流：2.4V-5.5V/13uA-3V 感應通道數/按鍵數：4 通訊接口：直接輸出,鎖存輸出,開漏輸出封裝：QFN-16 VKD1016B --- 工作電壓/電流：2.4V-5.5V/20uA-3V 感應通道數/按鍵數：16-8 通訊接口：直接輸出,鎖存輸出,開漏輸出封裝：SSOP-28 VKD1016L --- 工作電壓/電流：2.4V-5.5V/20uA-3V 感應通道數：16-8 通訊接口：直接輸出,鎖存輸出,開漏輸出封裝：SSOP-28 (元泰原廠授權原裝保障工程技術支持大量現貨庫存) 標準觸控IC-VK36系列 VK3601SS --- 工作電壓/電流：2.4V-5.5V/1mA-5.0V 感應通道數：1 通訊接口：1 INPUT/1PWM OUT 封裝：SOP-8 VK3601S --- 工作電壓/電流：2.4V-5.5V/4mA-3.3V 感應通道數：1 通訊接口：1 INPUT/1PWM OUT 封裝：SOP-8 VK3602XS --- 工作電壓/電流：2.4V-5.5V/ 60uA-3V 感應通道數：2 通訊接口：2對2 toggle輸出封裝：SOP-8 VK3602K --- 工作電壓/電流：2.4V-5.5V/ 60uA-3V 感應通道數：2 通訊接口：2對2 toggle輸出封裝：SOP-8 VK3606DM --- 工作電壓/電流：3.1V-5.5V/ 3mA-5V 感應通道數：6 通訊接口：1對1直接輸出封裝：SOP-16 VK3606OM --- 工作電壓/電流：3.1V-5.5V/ 3mA-5V 感應通道數：6 通訊接口：1對1開漏輸出封裝：SOP-16 VK3608BM --- 工作電壓/電流：3.1V-5.5V/ 3mA-5V 感應通道數：6 通訊接口：BCD碼直接輸出封裝：SOP-16 VK3610IM --- 工作電壓/電流：3.1V-5.5V/ 3mA-5V 感應通道數：6 通訊接口：SCL/SDA/INT通訊口封裝：SOP-16 標準觸控IC-VK37系列 VK3702DM --- 工作電壓/電流：3.1V-5.5V/ 3mA-5V 感應通道數：2 通訊接口：1對1直接輸出封裝：SOP-8 VK3702OM --- 工作電壓/電流：3.1V-5.5V/ 3mA-5V 感應通道數：2 通訊接口：1對1開漏輸出封裝：SOP-8 VK3702TM --- 工作電壓/電流：3.1V-5.5V/ 3mA-5V 感應通道數：2 通訊接口：1對1toggle輸出封裝：SOP-8 VK3706DM --- 工作電壓/電流：3.1V-5.5V/ 3mA-5V 感應通道數：6 通訊接口：1對1直接輸出封裝：SOP-16 VK3706OM --- 工作電壓/電流：3.1V-5.5V/ 3mA-5V 感應通道數：6 通訊接口：1對1開漏輸出封裝：SOP-16 VK3708BM --- 工作電壓/電流：3.1V-5.5V/ 3mA-5V 感應通道數：8 通訊接口：BCD碼直接輸出封裝：SOP-16 VK3710IM --- 工作電壓/電流：3.1V-5.5V/ 3mA-5V 感應通道數：10 通訊接口：SCL/SDA/INT通訊口封裝：SOP-16 標準觸控IC-VK38系列 VK3809IP --- 工作電壓/電流：2.5V-5.5V/1.1mA-3V 感應通道數：9 通訊接口：IIC/INT通訊口封裝：SSOP-16 VK3813IP --- 工作電壓/電流：2.5V-5.5V/1.1mA-3V 感應通道數：13 通訊接口：IIC/INT通訊口封裝：SSOP-20 VK3816IP --- 工作電壓/電流：2.5V-5.5V/1.1mA-3V 感應通道數：16 通訊接口：IIC/INT通訊口封裝：SSOP-28 VK3816IP-A --- 工作電壓/電流：2.5V-5.5V/1.1mA-3V 感應通道數：16 通訊接口：IIC/INT通訊口封裝：SSOP-28 以上介紹內容為IC參數簡介，難免有錯漏，且相關IC型號眾多，未能一一收錄。歡迎聯系索取完整資料及樣品！生意無論大小，做人首重誠信！本公司全體員工將既往開來，再接再厲。爭取為各位帶來更專業的技術支持，更優質的銷售服務，更高性價比的好產品.竭誠希望能與各位客戶朋友深入溝通，攜手共進，共同成長，合作共贏！謝謝。

標簽： VK 3708 3710 BM IM 多按鍵抗干擾防水操作觸控

上傳時間： 2019-07-10

上傳用戶：szqxw1688
8鍵高抗干擾并防水電容式觸摸按鍵VK3608BM SOP16電子元器件貼片

產品描述提供8個觸摸感應按鍵，二進制(BCD)編碼輸出，具有一個按鍵承認輸出的顯示，按鍵後的資料會維持到下次按鍵，可先判斷按鍵承認的狀態，對於防水和抗干擾方面有很優異的表現! 產品特色工作電壓範圍： 3.1V – 5.5V 工作電流： 3mA@5V 8 個觸摸感應按鍵提供二進制(BCD)編碼直接輸出介面(上電 D2~D0/111) 按鍵後離開，輸出狀態會維持到下次按鍵才會改變。提供按鍵承認有效輸出，當有按鍵時輸出低電平，無按鍵為高電平。可以經由調整 CAP 腳的外接電容，調整靈敏度，電容越大靈敏度越高具有防水及水漫成片水珠覆蓋在觸摸按鍵面板，按鍵仍可有效判別內建 LDO 增加電源的抗干擾能力產品應用應用于大小家電，娛樂產品等

標簽： VK3608 SOP VK 16 BM 抗干擾防水電元器件貼片

上傳時間： 2019-08-08

上傳用戶：szqxw1688
基于FPGA與AD9857的四路DVBC調制器的設計.rar

隨著數字時代的到來，信息化程度的不斷提高，人們相互之間的信息和數據交換日益增加。正交幅度調制器(QAM Modulator)作為一種高頻譜利用率的數字調制方式，在數字電視廣播、固定寬帶無線接入、衛星通信、數字微波傳輸等寬帶通信領域得到了廣泛應用。近年來，集成電路和數字通信技術飛速發展，FPGA作為集成度高、使用方便、代碼可移植性等優點的通用邏輯開發芯片，在電子設計行業深受歡迎，市場占有率不斷攀升。本文研究基于FPGA與AD9857實現四路QAM調制的全過程。FPGA實現信源處理、信道編碼輸出四路基帶I/Q信號，AD9857實現對四路I/Q信號的調制，輸出中頻信號。本文具體內容總結如下: 1.介紹國內數字電視發展狀況、國內國際的數字電視標準，并詳細介紹國內有線電視的系統組成及QAM調制器的發展過程。 2.研究了QAM調制原理，其中包括信源編碼、TS流標準格式轉換、信道編碼的原理及AD9857的工作原理等。并著重研究了信道編碼過程，包括能量擴散、RS編碼、數據交織、星座映射與差分編碼等。 3.深入研究了基于FPAG與AD9857電路設計，其中包括詳細研究了FPGA與AD9857的電路設計、在allegro下的PCB設計及光繪文件的制作，并做成成品。 4.簡單介紹了FPGA的開發流程。 5.深入研究了基于FPAG代碼開發，其中主要包括I2C接口實現，ASI到SPI的轉換，信道編碼中的TS流包處理、能量擴散、RS編碼、數據交織、星座映射與差分編碼的實現及AD9857的FPGA控制使其實現四路QAM的調制。 6.介紹代碼測試、電路測試及系統指標測試。最終系統指標測試表明基于FPGA與AD9857的四路DVB-C調制器基本達到了國標的要求。

標簽： FPGA 9857 DVBC

上傳時間： 2013-04-24

上傳用戶：sn2080395
基于FPGA的HDB3編譯碼設計.rar

一般由信源發出的數字基帶信號含有豐富的低頻分量，甚至直流分量，這些信號往往不宜直接用于傳輸，易產生碼間干擾進而直接影響傳輸的可靠性，因而要對其進行編碼以便傳輸。傳統的井下信號在傳輸過程中普遍采用曼徹斯特碼的編解碼方式，而該方式的地面解碼電路復雜。FPGA(現場可編程門陣列)作為一種新興的可編程邏輯器件，具有較高的集成度，能將編解碼電路集成在一片芯片上，而HDB3碼(三階高密度雙極性碼)具有解碼規則簡單，無直流，低頻成份少，可打破長連0和提取同步方便等優點。基于上述情況，本文提出了基于FPGA的}tDB3編譯碼設計方案。該研究的總體設計方案包括用MATLAB進行HDB3編譯碼算法的驗證，基于FPGA的HDB3碼編譯碼設計與仿真，結果分析與比較三大部分。為了保證該設計的可靠性，首先是進行編譯碼的算法驗證；其次通過在FPGA的集成設計環境QuartusⅡ軟件中完成HDB3碼的編譯、綜合、仿真等步驟，通過下載電纜下載到特定的FPGA芯片上，用邏輯分析儀進行時序仿真；最后將算法驗證結果與仿真結果作一對比，分析該研究的可行性與可靠性。研究表明，基于FPGA的HDB3編譯碼設計具有體積小，譯碼簡單，編程靈活，集成度高，可靠等優點。

標簽： FPGA HDB3 編譯碼

上傳時間： 2013-05-26

上傳用戶：teddysha
DVB信道編解碼算法研究與FPGA實現

隨著人們對于數字視頻和數字圖像的需求越來越大，數字電視廣播和手機電視迅速發展起來，但是人們對于數字圖像質量的要求也越來越高。對于觀眾來講，畫面的質量幾乎是最為重要的，然而由于信道傳輸特性不理想和加性噪聲的影響，不可避免地會產生誤碼，導致圖像質量的下降，甚至無法正常收看。因此，為了保障圖像質量就需要采用糾錯編碼(又稱信道編碼)的方式來實現通信。在數字視頻廣播系統(DVB)中，無論是衛星傳輸，電纜傳輸還是地面傳輸都采用了信道編碼。本文首先深入研究DVB標準中的信道編碼部分的關鍵技術；然后依照DVB-T標準技術要求，設計并硬件實現了數字視頻傳輸的信道編解碼系統。在該系統中，編解碼器與信源端的接口利用了MPEG-2的視頻傳輸接口同步并行接口(SPI)，這種接口的應用讓系統具有很強的通用性；與信道端接口采用了G.703接口，具有G.703接口功能和特性的數據通信設備可以直接與數字通信設備連接，這使得應用時對于信道的選擇具有較大的靈活性。在深入理解RS編解碼算法，卷積交織/解交織原理，卷積編碼/VITERBI譯碼算法原理的基礎上，本文給出了解碼部分的設計方案，并利用Xilinx公司的SpartanⅢ系列XC3S2000芯片完成方案的硬件實現。在RS解碼過程中引入了流水線機制，從而很大程度上提高了解碼效率。解交織器部分采用了RAM分區循環法，利用對RAM讀寫地址的控制實現解卷積交織，這種方法控制電路簡單，實現速度比較快，代價小。VITERBI譯碼器采用截尾譯碼，在幾乎不影響譯碼準確度的基礎上大大提高了解碼效率。

標簽： FPGA DVB 信道編解碼

上傳時間： 2013-07-16

上傳用戶：372825274
基于FPGA技術的星載高速復接器設計

隨著空間科學任務的增加,需要處理的空間科學數據量激增,要求建立一個高速的空間數據連接網絡.高速復接器作為空間飛行器星上網絡的關鍵設備,其性能對整個空間數據網絡的性能起著重要影響.該文闡述了利用先入先出存儲器FIFO進行異步速率調整,應用VHDL語言和可編程門陣列FPGA技術,對多個信號源數據進行數據打包、信道選通調度和多路復接的方法.設計中,用VHDL語言對高速復接器進行行為級建模,為了驗證這個模型,首先使用軟件進行仿真,通過編寫testbench程序模擬FIFO的動作特點,對程序輸入信號進行仿真,在軟件邏輯仿真取得預期結果后,繼續設計硬件電路,設計出的實際電路實現了將來自兩個不同速率的信源數據(1394總線數據和1553B總線數據)復接成一路符合CCSDS協議的位流業務數據.在實驗調試中對FPGA的輸出數據進行檢驗,同時對設計方法進行驗證.驗證結果完全符合設計目標.應用硬件可編程邏輯芯片FPGA設計高速復接器,大幅度提高了數據的復接速率,可應用于未來的星載高速數據系統中,能夠完成在軌系統的數據復接任務.

標簽： FPGA 星載復接器

上傳時間： 2013-07-17

上傳用戶：wfl_yy
高吞吐量LDPC碼編碼構造及其FPGA實現

低密度校驗碼（LDPC，Low Density Parity Check Code）是一種性能接近香農極限的信道編碼，已被廣泛地采用到各種無線通信領域標準中，包括我國的數字電視地面傳輸標準、歐洲第二代衛星數字視頻廣播標準（DVB-S2，Digital Video Broadcasting-Satellite 2）、IEEE 802.11n、IEEE 802.16e等。它是3G乃至將來4G通信系統中的核心技術之一。當今LDPC碼構造的主流方向有兩個，分別是結合準循環（QC，Quasi Cyclic）移位結構的單次擴展構造和類似重復累積（RA，Repeat Accumulate）碼構造。相應地，主要的LDPC碼編碼算法有基于生成矩陣的算法和基于迭代譯碼的算法。基于生成矩陣的編碼算法吞吐量高，但是需要較多的寄存器和ROM資源；基于迭代譯碼的編碼算法實現簡單，但是吞吐量不高，且不容易構造高性能的好碼。本文在研究了上述幾種碼構造和編碼算法之后，結合編譯碼器綜合實現的復雜度考慮，提出了一種切實可行的基于二次擴展（Dex，Duplex Expansion）的QC-LDPC碼構造方法，以實現高吞吐量的LDPC碼收發端；并且充分利用該類碼校驗矩陣準循環移位結構的特點，結合RU算法，提出了一種新編碼器的設計方案。基于二次擴展的QC-LDPC碼構造方法，是通過對母矩陣先后進行亂序擴展（Pex，Permutation Expansion）和循環移位擴展（CSEx，Cyclic Shift Expansion）實現的。在此基礎上，為了實現可變碼長、可變碼率，一般編譯碼器需同時支持多個亂序擴展和循環移位擴展的擴展因子。本文所述二次擴展構造方法的特點在于，固定循環移位擴展的擴展因子大小不變，支持多個亂序擴展的擴展因子，使得譯碼器結構得以精簡；構造得到的碼字具有近似規則碼的結構，便于硬件實現；（偽）隨機生成的循環移位系數能夠提高碼字的誤碼性能，是對硬件實現和誤碼性能的一種折中。新編碼器在很大程度上考慮了資源的復用，使得實現復雜度近似與碼長成正比。考慮到吞吐量的要求，新編碼器結構完全拋棄了RU算法中串行的前向替換（FS，Forward Substitution）模塊，同時簡化了流水線結構，由原先RU算法的6級降低為4級；為了縮短編碼延時，設計時安排每一級流水線計算所需的時鐘數大致相同。這種碼字構造和編碼聯合設計方案具有以下優勢：相比RU算法，新方案對可變碼長、可變碼率的支持更靈活，吞吐量也更大；相比基于生成矩陣的編碼算法，新方案節省了50％以上的寄存器和ROM資源，單位資源下的吞吐量更大；相比類似重復累積碼結構的基于迭代譯碼的編碼算法，新方案使高性能LDPC碼的構造更為方便。以上結果都在Xilinx Virtex II pro 70 FPGA上得到驗證。通過在實驗板上實測表明，上述基于二次擴展的QC-LDPC碼構造和相應的編碼方案能夠實現高吞吐量LDPC碼收發端，在實際應用中具有很高的價值。目前，LDPC碼正向著非規則、自適應、信源信道及調制聯合編碼方向發展。跨層聯合編碼的構造方法，及其對應的編碼算法，也必將成為信道編碼理論未來的研究重點。

標簽： LDPC FPGA 吞吐量編碼

上傳時間： 2013-07-26

上傳用戶：qoovoop
新型并行Turbo編譯碼器的FPGA實現

可靠通信要求消息從信源到信宿盡量無誤傳輸，這就要求通信系統具有很好的糾錯能力，如使用差錯控制編碼。自仙農定理提出以來，先后有許多糾錯編碼被相繼提出，例如漢明碼，BCH碼和RS碼等，而C。Berrou等人于1993年提出的Turbo碼以其優異的糾錯性能成為通信界的一個里程碑。然而，Turbo碼迭代譯碼復雜度大，導致其譯碼延時大，故而在工程中的應用受到一定限制，而并行Turbo譯碼可以很好地解決上述問題。本論文的主要工作是通過硬件實現一種基于幀分裂和歸零處理的新型并行Turbo編譯碼算法。論文提出了一種基于多端口存儲器的并行子交織器解決方法，很好地解決了并行訪問存儲器沖突的問題。本論文在現場可編程門陣列(FPGA)平臺上實現了一種基于幀分裂和籬笆圖歸零處理的并行Turbo編譯碼器。所實現的并行Turbo編譯碼器在時鐘頻率為33MHz，幀長為1024比特，并行子譯碼器數和最大迭代次數均為4時，可支持8.2Mbps的編譯碼數掘吞吐量，而譯碼時延小于124us。本文還使用EP2C35FPGA芯片設計了系統開發板。該開發板可提供高速以太網MAC／PHY和PCI接口，很好地滿足了通信系統需求。系統測試結果表明，本文所實現的并行Turbo編譯碼器及其開發板運行正確、有效且可靠。本論文主要分為五章，第一章為緒論，介紹Turbo碼背景和硬件實現相關技術。第二章為基于幀分裂和歸零的并行Turbo編碼的設計與實現，分別介紹了編碼器和譯碼器的RTL設計，還提出了一種基于多端口存儲器的并行子交織器和解交織器設計。第三章討論了使用NIOS處理器的SOC架構，使用SOC架構處理系統和基于NIOSII處理器和uC／0S一2操作系統的架構。第四章介紹了FPGA系統開發板設計與調試的一些工作。最后一章為本文總結及其展望。

標簽： Turbo FPGA 并行編譯碼器

上傳時間： 2013-04-24

上傳用戶：ziyu_job1234
基于FPGA的HDB3編譯碼設計

一般由信源發出的數字基帶信號含有豐富的低頻分量，甚至直流分量，這些信號往往不宜直接用于傳輸，易產生碼間干擾進而直接影響傳輸的可靠性，因而要對其進行編碼以便傳輸。傳統的井下信號在傳輸過程中普遍采用曼徹斯特碼的編解碼方式，而該方式的地面解碼電路復雜。FPGA(現場可編程門陣列)作為一種新興的可編程邏輯器件，具有較高的集成度，能將編解碼電路集成在一片芯片上，而HDB3碼(三階高密度雙極性碼)具有解碼規則簡單，無直流，低頻成份少，可打破長連0和提取同步方便等優點。基于上述情況，本文提出了基于FPGA的}tDB3編譯碼設計方案。該研究的總體設計方案包括用MATLAB進行HDB3編譯碼算法的驗證，基于FPGA的HDB3碼編譯碼設計與仿真，結果分析與比較三大部分。為了保證該設計的可靠性，首先是進行編譯碼的算法驗證；其次通過在FPGA的集成設計環境QuartusⅡ軟件中完成HDB3碼的編譯、綜合、仿真等步驟，通過下載電纜下載到特定的FPGA芯片上，用邏輯分析儀進行時序仿真；最后將算法驗證結果與仿真結果作一對比，分析該研究的可行性與可靠性。研究表明，基于FPGA的HDB3編譯碼設計具有體積小，譯碼簡單，編程靈活，集成度高，可靠等優點。

標簽： FPGA HDB3 編譯碼

上傳時間： 2013-04-24

上傳用戶：siguazgb