一般由信源發出的數字基帶信號含有豐富的低頻分量，甚至直流分量，這些信號往往不宜直接用于傳輸，易產生碼間干擾進而直接影響傳輸的可靠性，因而要對其進行編碼以便傳輸。傳統的井下信號在傳輸過程中普遍采用曼徹斯特碼的編解碼方式，而該方式的地面解碼電路復雜。FPGA(現場可編程門陣列)作為一種新興的可編程邏輯器件，具有較高的集成度，能將編解碼電路集成在一片芯片上，而HDB3碼(三階高密度雙極性碼)具有解碼規則簡單，無直流，低頻成份少，可打破長連0和提取同步方便等優點。基于上述情況，本文提出了基于FPGA的}tDB3編譯碼設計方案。 該研究的總體設計方案包括用MATLAB進行HDB3編譯碼算法的驗證，基于FPGA的HDB3碼編譯碼設計與仿真，結果分析與比較三大部分。為了保證該設計的可靠性，首先是進行編譯碼的算法驗證；其次通過在FPGA的集成設計環境QuartusⅡ軟件中完成HDB3碼的編譯、綜合、仿真等步驟，通過下載電纜下載到特定的FPGA芯片上，用邏輯分析儀進行時序仿真；最后將算法驗證結果與仿真結果作一對比，分析該研究的可行性與可靠性。 研究表明，基于FPGA的HDB3編譯碼設計具有體積小，譯碼簡單，編程靈活，集成度高，可靠等優點。
資源簡介：一般由信源發出的數字基帶信號含有豐富的低頻分量，甚至直流分量，這些信號往往不宜直接用于傳輸，易產生碼間干擾進而直接影響傳輸的可靠性，因而要對其進行編碼以便傳輸。傳統的井下信號在傳輸過程中普遍采用曼徹斯特碼的編解碼方式，而該方式的地面解碼電路...
上傳時間： 2013-05-26
上傳用戶：teddysha
資源簡介：一般由信源發出的數字基帶信號含有豐富的低頻分量，甚至直流分量，這些信號往往不宜直接用于傳輸，易產生碼間干擾進而直接影響傳輸的可靠性，因而要對其進行編碼以便傳輸。傳統的井下信號在傳輸過程中普遍采用曼徹斯特碼的編解碼方式，而該方式的地面解碼電路...
上傳時間： 2013-04-24
上傳用戶：siguazgb
資源簡介：一種基于FPGA的曼徹斯特編譯碼電路設計
上傳時間： 2013-11-14
上傳用戶：geshaowei
資源簡介：一種基于FPGA的曼徹斯特編譯碼電路設計
上傳時間： 2013-11-18
上傳用戶：洛木卓
資源簡介：基于vhdl的HDB3編譯碼器的設計與實現
上傳時間： 2014-01-13
上傳用戶：2525775
資源簡介：本文論述了在整個無線收發系統中用軟件的方法實現信道編譯碼系統的功能。實現了一種基于FPGA的信道編譯碼方法，并給出了VHDL語言的實現方法及仿真波形。信道編譯碼系統包括發射端的信道編碼和接收端的信道譯碼兩大部分。信道編碼部分包括漢明編碼、基帶信號調...
上傳時間： 2013-12-25
上傳用戶：saharawalker
資源簡介：基于FPGA的RS編譯碼器實現 我是新手 剛學的寫的很簡單的代碼
上傳時間： 2014-12-03
上傳用戶：003030
資源簡介：基于FPGA的JPEG編解碼器設計，采用流水線優化解決時間并行性問題，提高DCT/IDCT模塊的運行速度。
上傳時間： 2013-08-31
上傳用戶：taa123456
資源簡介：MPEG-4是目前非常流行的視頻壓縮標準,基于MPEG-4的視頻處理系統有兩種體系結構:可編程結構和專用結構.可編程結構靈活,適用范圍廣,易于升級,但電路復雜,電路功耗大.專用視頻編解碼器結構硬件開銷小,處理速度高.該文主要研究專用的MPEG-4視頻編解碼芯片設計方法...
上傳時間： 2013-06-15
上傳用戶：it男一枚
資源簡介：基于FPGA的JPEG編解碼器設計，采用流水線優化解決時間并行性問題，提高DCT/IDCT模塊的運行速度。
上傳時間： 2015-10-28
上傳用戶：fnhhs
資源簡介：基于FPGA的LCD&VGA控制器設計 字數不夠
上傳時間： 2013-08-05
上傳用戶：ginani
資源簡介：基于FPGA的樂曲發生器電路設計 附含源代碼（quartersii環境下運行）
上傳時間： 2013-08-07
上傳用戶：pwcsoft
資源簡介：優秀碩士論文，基于FPGA的雷達信號模擬器設計，對學FPGA的，特別是學雷達的同學有很好的參考價值
上傳時間： 2013-08-10
上傳用戶：dianxin61
資源簡介：為了滿足對隨機數性能有一定要求的系統能夠實時檢測隨機數性能的需求，提出了一種基于FPGA的隨機數性能檢測設計方案。根據NIST的測試標準，采用基于統計的方法，在FPGA內部實現了對隨機序列的頻率測試、游程測試、最大游程測試、離散傅里葉變換測試和二元矩陣...
上傳時間： 2013-11-13
上傳用戶：lliuhhui
資源簡介：基于FPGA的數字濾波系統設計
上傳時間： 2013-11-07
上傳用戶：erkuizhang
資源簡介：以Altera公司的Quartus Ⅱ 7.2作為開發工具，研究了基于FPGA的DDS IP核設計，并給出基于Signal Tap II嵌入式邏輯分析儀的仿真測試結果。將設計的DDS IP核封裝成為SOPC Builder自定義的組件，結合32位嵌入式CPU軟核Nios II，構成可編程片上系統（SOPC），利用...
上傳時間： 2013-11-06
上傳用戶：songkun
資源簡介：基于FPGA的誤碼率測試儀設計基于FPGA的誤碼率測試儀設計
上傳時間： 2013-08-02
上傳用戶：1159797854
資源簡介：為了滿足對隨機數性能有一定要求的系統能夠實時檢測隨機數性能的需求，提出了一種基于FPGA的隨機數性能檢測設計方案。根據NIST的測試標準，采用基于統計的方法，在FPGA內部實現了對隨機序列的頻率測試、游程測試、最大游程測試、離散傅里葉變換測試和二元矩陣...
上傳時間： 2015-01-01
上傳用戶：瓦力瓦力hong
資源簡介：基于FPGA的數字濾波系統設計
上傳時間： 2015-01-01
上傳用戶：fudong911
資源簡介：以Altera公司的Quartus Ⅱ 7.2作為開發工具，研究了基于FPGA的DDS IP核設計，并給出基于Signal Tap II嵌入式邏輯分析儀的仿真測試結果。將設計的DDS IP核封裝成為SOPC Builder自定義的組件，結合32位嵌入式CPU軟核Nios II，構成可編程片上系統（SOPC），利用...
上傳時間： 2013-12-22
上傳用戶：forzalife
資源簡介：UCLINUX2.6核下的vga驅動。基于framebuffer機理。硬件設計采用基于FPGA的軟核NIOSII設計。
上傳時間： 2015-10-03
上傳用戶：拔絲土豆
資源簡介：基于FPGA的分頻器設計,已經通過了仿真(VHDL語言編寫)
上傳時間： 2013-12-14
上傳用戶：haoxiyizhong
資源簡介：今今日電子--基于FPGA的PCI總線接口設計 (圖)日電子--基于FPGA的PCI總線接口設計 (圖)今日電子--基于FPGA的PCI總線接口設計 (圖)
上傳時間： 2016-02-19
上傳用戶：sevenbestfei
資源簡介：基于FPGA的正弦波發生器設計，有一定的參考價值，寫的比較詳細
上傳時間： 2016-09-19
上傳用戶：lunshaomo
資源簡介：基于FPGA的頻率計模塊設計，帶quartus下的圖形文件
上傳時間： 2017-04-22
上傳用戶：xcy122677
資源簡介：基于FPGA的交織編碼器設計，主要講敘如何在FPGA上實現交織編碼器。
上傳時間： 2017-05-28
上傳用戶：xjz632
資源簡介：基于FPGA的樂曲發生器電路設計 附含源代碼（quartersii環境下運行）
上傳時間： 2014-01-07
上傳用戶：sammi
資源簡介：基于FPGA的LCD&VGA控制器設計 字數不夠
上傳時間： 2017-09-14
上傳用戶：moshushi0009
資源簡介：基于FPGA的函數信號發生器設計，詳細系統流程
上傳時間： 2017-08-10
上傳用戶：sauno
資源簡介：該文檔為基于FPGA的串口通信設計與實現講解資料，講解的還不錯，感興趣的可以下載看看…………………………
上傳時間： 2021-10-31
上傳用戶：
