文中詳細(xì)介紹了QPSK技術(shù)的工作原理和QPSK調(diào)制、解調(diào)的系統(tǒng)設(shè)計方案，并通過VHDL語言編寫調(diào)制解調(diào)程序和QuartusII軟件建模對程序進(jìn)行仿真，通過引腳鎖定，下載程序到FPGA芯片EP1K30TC144-3中驗證。軟件仿真和硬件驗證結(jié)果表明了該設(shè)計的正確性和可行性，由于采用FPGA芯片，減小了硬件設(shè)計的復(fù)雜性，該設(shè)計具有便于移植維護(hù)和升級的特點(diǎn)。
標(biāo)簽： VHDL QPSK 調(diào)制解調(diào) 系統(tǒng)設(shè)計
上傳時間： 2013-11-02
上傳用戶：ajaxmoon
用ModelSimSE進(jìn)行功能仿真和時序仿真的方法（ALTERA篇）
標(biāo)簽： ModelSimSE ALTERA 功能仿真 時序仿真
上傳時間： 2013-10-20
上傳用戶：hehuaiyu
詳細(xì)教你在ModelSimSE中添加ALTERA仿真庫的詳細(xì)步驟。
標(biāo)簽： ModelSimSE ALTERA 仿真庫
上傳時間： 2014-12-28
上傳用戶：woshiayin
基于IPSec VPN對應(yīng)用層協(xié)議完全透明的特性，當(dāng)加密隧道建立之后，就可以實現(xiàn)各種類型的連接。為了解決學(xué)校實訓(xùn)設(shè)備缺乏和該真實環(huán)境難以搭建的問題，利用Packet Tracer 模擬軟件仿真我校南北校區(qū)的IPSec VPN連接，重點(diǎn)探討其配置及效果驗證的過程。通過實踐教學(xué)效果突出，達(dá)到了預(yù)期目的。
標(biāo)簽： IPSec VPN 實驗 仿真
上傳時間： 2013-10-29
上傳用戶：小火車?yán)怖怖?/p>
modelsimSE相關(guān)的仿真資料，適合初學(xué)者 也有些是關(guān)于altera和xilinx的
標(biāo)簽： ModelSim 仿真
上傳時間： 2013-10-11
上傳用戶：wxhwjf
qutus軟件仿真步驟。很全的哦
標(biāo)簽： Quartus 仿真
上傳時間： 2013-11-21
上傳用戶：hxy200501
通過運(yùn)用FFT IP Core計算收發(fā)序列間的互相關(guān)函數(shù),可以實現(xiàn)快速捕獲。仿真結(jié)果表明,該方法具有速度快、誤差小、設(shè)計靈活、效率高的特點(diǎn)。
標(biāo)簽： 擴(kuò)頻 快速捕獲 仿真分析
上傳時間： 2013-12-25
上傳用戶：WMC_geophy
通過介紹Multisim軟件的功能和特點(diǎn),結(jié)合格雷瑪計數(shù)器的設(shè)計實例,敘述了在Multisim軟件平臺進(jìn)行時序邏輯電路的設(shè)計原理及構(gòu)成方法,并利用軟件對設(shè)計進(jìn)行仿真。
標(biāo)簽： Multisim 時序邏輯 仿真 電路設(shè)計
上傳時間： 2013-11-06
上傳用戶：songyue1991
設(shè)計工程師通常在FPGA上實現(xiàn)FIFO(先進(jìn)先出寄存器)的時候，都會使用由芯片提供商所提供的FIFO。但是，由于其通用性使得其針對性變差，某些情況下會變得不方便或者將增加硬件成本。此時，需要進(jìn)行自行FIFO設(shè)計。本文提供了一種基于信元的FIFO設(shè)計方法以供設(shè)計者在適當(dāng)?shù)臅r候選用。這種方法也適合于不定長包的處理。
標(biāo)簽： FPGA FIFO 信元 設(shè)計方法
上傳時間： 2014-01-13
上傳用戶：mengmeng444425
現(xiàn)代數(shù)字信號處理從視頻擴(kuò)展到了中頻甚至射頻,針對要求信號處理的處理速度越來越高、傳輸速率越來越快等特點(diǎn),給出了一款使用高性能FPGA、DAC以及經(jīng)先進(jìn)的PCB設(shè)計工具設(shè)計、仿真的高速信號處理模塊,實現(xiàn)了對高速信號的實時接收和處理。關(guān)鍵詞:數(shù)字信號處理; 高速電路; FPGA;設(shè)計與仿真
標(biāo)簽： FPGA 高速電路 仿真
上傳時間： 2013-10-21
上傳用戶：wendy15
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
