專輯類(lèi)----PCB及CAD相關(guān)資料專輯 用PROTEL99SE布線的基本流程-17頁(yè)-PDF版.rar
上傳時(shí)間： 2013-04-24
上傳用戶：lanwei
專輯類(lèi)-電子管及音響相關(guān)專輯-43冊(cè)-454M 常用收信電子管應(yīng)用手冊(cè)-257頁(yè)-4.9M.pdf
上傳時(shí)間： 2013-06-10
上傳用戶：qlpqlq
專輯類(lèi)-PCB及CAD相關(guān)資料專輯-174冊(cè)-3.19G 用PROTEL99SE布線的基本流程-17頁(yè)-PDF版.pdf
上傳時(shí)間： 2013-05-21
上傳用戶：abc123456.
專輯類(lèi)-電子工藝-質(zhì)量及可靠性相關(guān)專輯-80冊(cè)-9020M LED生產(chǎn)流程介紹-12頁(yè)-0.4M.pdf
上傳時(shí)間： 2013-05-22
上傳用戶：xuanjie
New-尚未歸類(lèi)-412冊(cè)-8.64G 信電路業(yè)余制作150例-281頁(yè)-6.6M.pdf
上傳時(shí)間： 2013-05-23
上傳用戶：CSUSheep
該文詳細(xì)的介紹了PROTEL的布線流程以及注意事項(xiàng)，使初學(xué)者迅速的把握布線的要義
上傳時(shí)間： 2013-05-16
上傳用戶：doudouzdz
PCB制造流程及說(shuō)明
上傳時(shí)間： 2013-08-02
上傳用戶：l254587896
ARM的開(kāi)發(fā)流程、最小系統(tǒng)、啟動(dòng)文件詳解：包括最小系統(tǒng)實(shí)例詳解和軟件環(huán)境介紹
標(biāo)簽： ARM 開(kāi)發(fā)流程 最小系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶：330402686
FPGA設(shè)計(jì)參考資料，描述了FPGA設(shè)計(jì)的整個(gè)流程 。 供參考、下載！
上傳時(shí)間： 2013-04-24
上傳用戶：rockjablew
高性能ADC產(chǎn)品的出現(xiàn)，給混合信號(hào)測(cè)試領(lǐng)域帶來(lái)前所未有的挑戰(zhàn)。并行ADC測(cè)試方案實(shí)現(xiàn)了多個(gè)ADC測(cè)試過(guò)程的并行化和實(shí)時(shí)化，減少了單個(gè)ADC的平均測(cè)試時(shí)間，從而降低ADC測(cè)試成本。 本文實(shí)現(xiàn)了基于FPGA的ADC并行測(cè)試方法。在閱讀相關(guān)文獻(xiàn)的基礎(chǔ)上，總結(jié)了常用ADC參數(shù)測(cè)試方法和測(cè)試流程。使用FPGA實(shí)現(xiàn)時(shí)域參數(shù)評(píng)估算法和頻域參數(shù)評(píng)估算法，并對(duì)2個(gè)ADC在不同樣本數(shù)條件下進(jìn)行并行測(cè)試。 通過(guò)在FPGA內(nèi)部實(shí)現(xiàn)ADC測(cè)試時(shí)域算法和頻域算法相結(jié)合的方法來(lái)搭建測(cè)試系統(tǒng)，完成音頻編解碼器WM8731L的控制模式接口、音頻數(shù)據(jù)接口、ADC測(cè)試時(shí)域算法和頻域算法的FPGA實(shí)現(xiàn)。整個(gè)測(cè)試系統(tǒng)使用Angilent 33220A任意信號(hào)發(fā)生器提供模擬激勵(lì)信號(hào)，共用一個(gè)FPGA內(nèi)部實(shí)現(xiàn)的采樣時(shí)鐘控制模塊。并行測(cè)試系統(tǒng)將WM8731.L片內(nèi)的兩個(gè)獨(dú)立ADC的串行輸出數(shù)據(jù)分流成左右兩通道，并對(duì)其進(jìn)行串并轉(zhuǎn)換。然后對(duì)左右兩個(gè)通道分別配置一個(gè)FFT算法模塊和時(shí)域算法模塊，并行地實(shí)現(xiàn)了ADC參數(shù)的評(píng)估算法。 在樣本數(shù)分別為128和4096的實(shí)驗(yàn)條件下，對(duì)WM8731L片內(nèi)2個(gè)被測(cè).ADC并行地進(jìn)行參數(shù)評(píng)估，被測(cè)參數(shù)包括增益GAIN、偏移量OFFSET、信噪比SNR、信號(hào)與噪聲諧波失真比SINAD、總諧波失真THD等5個(gè)常用參數(shù)。實(shí)驗(yàn)結(jié)果表明，通過(guò)在FPGA內(nèi)配置2個(gè)獨(dú)立的參數(shù)計(jì)算模塊，可并行地實(shí)現(xiàn)對(duì)2個(gè)相同ADC的參數(shù)評(píng)估，減小單個(gè)ADC的平均測(cè)試時(shí)間。 FPGA片內(nèi)實(shí)時(shí)評(píng)估算法的實(shí)現(xiàn)節(jié)省了測(cè)試樣本傳輸至自動(dòng)測(cè)試機(jī)PC端的時(shí)間。而且只需將HDL代碼多次復(fù)制，就可實(shí)現(xiàn)多個(gè)被測(cè)ADC在同一時(shí)刻并行地被評(píng)估，配置靈活。基于FPGA的ADC并行測(cè)試方法易于實(shí)現(xiàn)，具有可行性，但由于噪聲的影響，測(cè)試精度有待進(jìn)一步提高。該方法可用于自動(dòng)測(cè)試機(jī)的混合信號(hào)選項(xiàng)卡或測(cè)試子系統(tǒng)。 關(guān)鍵詞：ADC測(cè)試；并行；參數(shù)評(píng)估；FPGA；FFT
上傳時(shí)間： 2013-07-11
上傳用戶：tdyoung
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
