由于低場磁共振自由感應(yīng)（FID-Free Induction Decay）信號十分微弱,信噪比低,所以信號放大電路的設(shè)計(jì)、調(diào)試具有一定的困難.該文首先對低場磁共振電路系統(tǒng)的各個(gè)功能模塊進(jìn)行了分析,并估算了低場磁共振的信號幅值,然后重點(diǎn)對天線接口和前置放大兩個(gè)電路模塊進(jìn)行了分析研究.天線接口電路是射頻發(fā)射電路、信號接收電路與磁體天線的接口電路.針對接收信號弱、信噪比低的情況,天線接口電路不但要實(shí)現(xiàn)天線的三個(gè)狀態(tài)（發(fā)射、泄放、接收）間的切換,而且要對信號進(jìn)行無源放大.該文在完成了天線接口電路功能分析后,建立了簡化模型,然后對其參數(shù)進(jìn)行分析計(jì)算,得出了滿足最大放大倍數(shù)和期望帶寬時(shí)的調(diào)試指導(dǎo)參數(shù),還據(jù)此設(shè)計(jì)了校驗(yàn)信號發(fā)生電路.前置放大電路主要完成磁共振FID信號的有源放大.該文在進(jìn)行了方案討論后,給出了具體的前置放大電路,并對其工作狀態(tài)進(jìn)行了靜態(tài)工作點(diǎn)計(jì)算和動態(tài)仿真分析,計(jì)算了增益系數(shù),分析了帶寬,并作了噪聲分析.該文還參照高頻電路的設(shè)計(jì)特點(diǎn),分析了低場磁共振信號放大電路的噪聲干擾的來源、種類;討論了器件選擇、電路布板等方面的注意事項(xiàng);給出了減小噪聲干擾的一些具體措施.
標(biāo)簽：
FID
磁共振
信號放大電路
上傳時(shí)間：
2013-06-01
上傳用戶：hanli8870
隨著電信數(shù)據(jù)傳輸對速率和帶寬的要求變得越來越迫切,原有建成的網(wǎng)絡(luò)是基于話音傳輸業(yè)務(wù)的網(wǎng)絡(luò),已不能適應(yīng)當(dāng)前的需求.而建設(shè)新的寬帶網(wǎng)絡(luò)需要相當(dāng)大的投資且建設(shè)工期長,無法滿足特定客戶對高速數(shù)據(jù)傳輸?shù)慕谛枨?反向復(fù)用技術(shù)是把一個(gè)單一的高速數(shù)據(jù)流在發(fā)送端拆散并放在兩個(gè)或者多個(gè)低速數(shù)據(jù)鏈路上進(jìn)行傳輸,在接收端再還原為高速數(shù)據(jù)流.該文提出一種基于FPGA的多路E1反向復(fù)用傳輸芯片的設(shè)計(jì)方案,使用四個(gè)E1構(gòu)成高速數(shù)據(jù)的透明傳輸通道,支持E1線路間最大相對延遲64ms,通過鏈路容量調(diào)整機(jī)制,可以動態(tài)添加或刪除某條E1鏈路,實(shí)現(xiàn)靈活、高效的利用現(xiàn)有網(wǎng)絡(luò)實(shí)現(xiàn)視頻、數(shù)據(jù)等高速數(shù)據(jù)的傳輸,能夠節(jié)省帶寬資源,降低成本,滿足客戶的需求.系統(tǒng)分為發(fā)送和接收兩部分.發(fā)送電路實(shí)現(xiàn)四路E1的成幀操作,數(shù)據(jù)拆分采用線路循環(huán)與幀間插相結(jié)合的方法,A路插滿一幀(30時(shí)隙)后,轉(zhuǎn)入B路E1間插數(shù)據(jù),依此類推,循環(huán)間插所有的數(shù)據(jù).接收電路進(jìn)行HDB3解碼,幀同步定位(子幀同步和復(fù)幀同步),線路延遲判斷,FIFO和SDRAM實(shí)現(xiàn)多路數(shù)據(jù)的對齊,最后按照約定的高速數(shù)據(jù)流的幀格式輸出數(shù)據(jù).整個(gè)數(shù)字電路采用Verilog硬件描述語言設(shè)計(jì),通過前仿真和后仿真的驗(yàn)證.以30萬門的FPGA器件作為硬件實(shí)現(xiàn),經(jīng)過綜合和布線,特別是寫約束和增量布線手動調(diào)整電路的布局,降低關(guān)鍵路徑延時(shí),最終滿足設(shè)計(jì)要求.
標(biāo)簽：
FPGA
多路
傳輸
片的設(shè)計(jì)
上傳時(shí)間：
2013-07-16
上傳用戶：asdkin
