亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

信號產生器

  • 基于ARM和Linux的超高頻讀寫器設計與實現(xiàn)

    UHF(Ultra High Frequency,超高頻)RFID(Radio Frequency Identification,射頻身份識別)技術是近幾年剛剛開始興起并得到迅速推廣應用的一門新技術。該技術已被廣泛應用于工業(yè)自動化、商業(yè)自動化、交通運輸控制管理等眾多領域。但是,基于超高頻頻段讀寫器的研制在我國尚處于起步階段,傳統(tǒng)的超高頻讀寫器都是在單片機的基礎上實現(xiàn)的,這類讀寫器很難實現(xiàn)復雜的多任務功能;隨著經(jīng)濟的飛速發(fā)展,能夠與網(wǎng)絡互聯(lián)并且?guī)в胁僮飨到y(tǒng)的超高頻讀寫器越來越受人們的青睞與追求。針對這些問題,本文設計并實現(xiàn)了一種基于ARMS3C2410微處理器和Linux操作系統(tǒng)的超高頻讀寫器,主要內容有: (1)分析了射頻識別技術的發(fā)展歷程和前景,以嵌入式技術為研究背景,結合軟硬件開發(fā)平臺,給出了一種基于ARM和Linux的超高頻讀寫器設計思路,指出了選題研究的目的和意義。 (2)闡述了超高頻讀寫器的原理及其應用,分析了讀寫器和標簽之間進行數(shù)據(jù)傳輸時所用到的相關技術;在給出超高頻讀寫器主要技術性能指標及功能要求的基礎上給出了基于ARMS3C2410和Linux超高頻讀寫器系統(tǒng)的總體設計,同時對系統(tǒng)構建過程中所用到的軟硬件進行了器件選型。 (3)實現(xiàn)了超高頻讀寫器系統(tǒng)硬件電路的模塊設計,主要包括主控電路模塊、存儲電路模塊、電源模塊、以太網(wǎng)模塊、液晶顯示模塊以及射頻收發(fā)模塊;闡述了各模塊的組成原理與實現(xiàn)方法,完成了硬件電路的原理圖繪制及PCB制板。 (4)根據(jù)系統(tǒng)的軟件需求,構建了一個進行嵌入式開發(fā)所需的軟件平臺。建立了交叉編譯環(huán)境以及NFS開發(fā)調試環(huán)境;移植了系統(tǒng)啟動所需的引導程序bootloader;實現(xiàn)了嵌入式Linux操作系統(tǒng)內核、文件系統(tǒng)的配置與移植;給出了Linux系統(tǒng)下典型設備(觸摸屏、網(wǎng)絡接口、LCD)驅動程序的移植方法。 (5)結合實驗測試環(huán)境,對超高頻讀寫器輸出功率,讀寫器發(fā)送命令以及標簽應答波形進行了測試與分析;對讀寫器的整機性能進行了聯(lián)機測試,給出了讀寫器系統(tǒng)的實際運行效果圖,同時對測試結果進行了總結。 實際應用結果表明,基于ARMS3C2410微處理器和Linux操作系統(tǒng)的超高頻讀寫器能夠實現(xiàn)接入網(wǎng)絡的功能,其讀寫速度、識別率以及識別距離等技術性能指標均達到或優(yōu)于設計標準要求,該讀寫器在與PC機連接的情況下能進行數(shù)據(jù)處理,樣機系統(tǒng)運行穩(wěn)定可靠,達到了預期的設計目標。

    標簽: Linux ARM 超高頻 讀寫器

    上傳時間: 2013-07-25

    上傳用戶:saharawalker

  • 基于ARM和μCOSⅡ的調速器試驗臺的研究

    隨著科學技術的飛速發(fā)展,各科學領域對測試技術提出了越來越高的要求。調速器試驗臺是調試、校驗調速器性能的一種試驗工具,是船舶修造廠、尤其調速器修造專業(yè)廠必須具有的試驗設備。基于ARM嵌入式平臺和uC/OS-II實時操作系統(tǒng)的嵌入式控制調速器試驗臺是基于國內外調速器測試技術的發(fā)展趨勢和工作的實際要求。本調速試驗臺充分利用了嵌入式單片機技術和傳感器技術,通過采用多種傳感器采集系統(tǒng)所需要的數(shù)據(jù),例如直流電機的轉速、調速器的齒條位移等等,經(jīng)過單片機系統(tǒng)處理并輸出結果來實現(xiàn)調速器試驗臺的功能,并運用新型的全彩液晶顯示屏將各種試驗數(shù)據(jù)顯示出來。 本文主要是針對調速試驗臺控制系統(tǒng)的研究,在分析了嵌入式軟硬件可實現(xiàn)模塊化設計的基礎上,借鑒了“開發(fā)平臺”的設計思想,首先,在ARM嵌入式最小系統(tǒng)的基礎上架構通用的硬件平臺,對測控平臺的硬件結構進行設計,特別是對于關鍵的接口電路進行了比較深入的研究,針對不同的應用,集成了多種接口電路。其次,在實現(xiàn)嵌入式實時多任務操作系統(tǒng)uC/OS-II在ARM上可移植的基礎上,架構了通用的軟件平臺,對接口電路驅動程序進行模塊化設計。最后,研究了基于參數(shù)實時可變型的一種新型的PID控制算法,并將此PID算法作為調速試驗臺的控制算法。 通過對本系統(tǒng)的研究開發(fā),提高了調速器試驗臺的測試精度,也使性能更加穩(wěn)定可靠,實現(xiàn)了整個測試過程的自動化,從而減輕了試驗人員的勞動強度,提高了工作效率,降低了試驗成本,也同時消除了安全隱患,因此對本課題的研究具有較大的現(xiàn)實意義。

    標簽: ARM COS 調速器 試驗臺

    上傳時間: 2013-07-20

    上傳用戶:ggwz258

  • ARM處理器和FPGA在數(shù)據(jù)傳輸中的應用與研究

    隨著對高處理能力、網(wǎng)絡通信、實時多任務,超低功耗這些需求的增長,傳統(tǒng)8位處理器已經(jīng)不能滿足新產品的要求了,高端嵌入式處理器已經(jīng)得到了普遍的重視和應用.ARM是目前嵌入式領域應用最廣泛的RISC微處理器結構,該文研究了基于ARM處理器的嵌入式系統(tǒng)的開發(fā),介紹了利用一款ARM微處理器和FPGA設計的四路E1中繼板卡的硬件結構和工作原理,并在這個硬件平臺上進行軟件開發(fā)的過程.該四路E1收發(fā)器能夠提供四條E1鏈路,把帶寬從2Mbps提高到8Mbps,能夠同時負載120個用戶的通信,解決了數(shù)字環(huán)路系統(tǒng)中卡槽數(shù)目限制的問題.目前,建立在G. 703基礎上的El接口在分組網(wǎng)、幀中繼網(wǎng)、GSM移動基站及軍事通信中得到廣泛的應用,傳送語音信號、數(shù)據(jù)、圖像等業(yè)務.文中首先分析了當前數(shù)字環(huán)路系統(tǒng)的發(fā)展現(xiàn)狀和趨勢,隨著網(wǎng)絡通信的用戶數(shù)目及信息量的猛增,拓寬數(shù)據(jù)傳輸?shù)耐ǖ朗且豁椦芯繜狳c,這是開發(fā)四路E1收發(fā)器的一個目的.接著敘述了數(shù)字環(huán)路系統(tǒng)的結構和工作原理,即四路E1收發(fā)器的應用環(huán)境,著重介紹了四路E1板卡在整個系統(tǒng)中所扮演的角色和嵌入式處理器ARM的體系結構和特點,鑒于數(shù)據(jù)傳輸中對時鐘的要求比較嚴格,該文還介紹了FPGA技術,應用它主要是為系統(tǒng)提供各個精確的時鐘.然后,在分析了四路E1收發(fā)器的工作原理和比較了各類處理器特點的基礎上,提出了四路E1收發(fā)器的硬件設計,分別介紹了時鐘模塊、系統(tǒng)接口電路、存儲系統(tǒng)模塊、四通道E1合成器模塊、CPU模塊以及時隙交換模塊.接著,在研究分析了G.703和G.704等通信協(xié)議后,再根據(jù)系統(tǒng)要求提出了四路E1收發(fā)器的軟件設計.先介紹了實時操作系統(tǒng)RTXC,詳細闡述了ARM處理器啟動代碼程序的設計,然后給出了在此操作系統(tǒng)下軟件設計的整體結構,分四個任務分別闡述此軟件功能,其中詳細介紹了信令處理模塊、接口中斷處理模塊、系統(tǒng)運行監(jiān)測模塊和RC消息LC消息處理模塊.最后介紹了軟件和硬件的調試方法以及設計過程中的調試開發(fā)過程,整個系統(tǒng)設計完成后,經(jīng)過反復調試、測驗已達到了預期的效果,現(xiàn)正投入使用中.

    標簽: FPGA ARM 處理器 中的應用

    上傳時間: 2013-04-24

    上傳用戶:夢雨軒膂

  • ARM環(huán)境下的通訊協(xié)議轉換器的研究與開發(fā)

    本文介紹了通訊協(xié)議轉換器研究的背景意義和目前國內外發(fā)展的現(xiàn)狀,并詳細敘述了所選方案的設計過程。本協(xié)議轉換器的豐控制芯片采用了基于ARM7內核的32位微控制芯片LPC2212,提供了高速穩(wěn)定的硬件平臺。操作系統(tǒng)采用實時嵌入式操作系統(tǒng)μC/OS-Ⅱ,工作穩(wěn)定,實時性強,移植方便。 本文的豐要內容如下:整體的設計思路,結構組成;系統(tǒng)硬件的設計,豐要包括網(wǎng)絡接口電路,USB接口電路,以及串口擴展電路;TCP/IP協(xié)議,豐要包括TCP協(xié)議,IP協(xié)議,ARP協(xié)議等;USB協(xié)議,豐要包括USB設備構架,USB數(shù)據(jù)流模型;串口數(shù)據(jù)轉以太網(wǎng)數(shù)據(jù)和 USB 數(shù)據(jù)以及太網(wǎng)數(shù)據(jù)和 USB 數(shù)據(jù)轉串口數(shù)據(jù);嵌入式實時操作系統(tǒng)μC/OS-Ⅱ,豐要包括信號量,消息郵箱,消息隊列等;操作系統(tǒng)的移植,豐要包括與處理器相關的文件的改寫。整個系統(tǒng)的硬件和底層軟件部分已經(jīng)完成,經(jīng)串口調試軟件、USB總線監(jiān)測軟件以及以太網(wǎng)數(shù)據(jù)監(jiān)測軟件進行實際的收發(fā)數(shù)據(jù)實驗,驗證了方案的合理性。 在USB和以太網(wǎng)驅動程序的編寫中,查閱了大量的相關資料。對于USB協(xié)議,重點分析了USB協(xié)議的架構和數(shù)據(jù)流模型。對于TCP/IP協(xié)議,仔細分析了其封裝和分用,分析了TCP協(xié)議、IP協(xié)議、ARP協(xié)議的原理及程序的實現(xiàn)。對于操作系統(tǒng)的移植,給出了具體的實現(xiàn)步驟,并給出了豐要的代碼。

    標簽: ARM 環(huán)境 通訊協(xié)議 轉換器

    上傳時間: 2013-06-10

    上傳用戶:f1364628965

  • 大功率DCDC變換器ARM控制系統(tǒng)及EMC的研究

    本文對燃料電池車用DC/DC變換器的基本原理以及控制策略進行了較為詳盡的分析和討論,對基于ARM的DC/DC變換器控制系統(tǒng)的軟硬件設計作了較為詳盡的論述,對控制系統(tǒng)的電磁兼容作了詳細的研究并給出了提高電磁兼容能力的措施。本文介紹了本課題研究的背景,燃料電池電動汽車的特性和研究的目的與意義并分析了大功率DC/DC變換器主電路的拓撲結構、工作原理和電磁兼容環(huán)境。在此基礎上,從控制電路的最小系統(tǒng)、檢測系統(tǒng)、脈沖發(fā)生系統(tǒng)以及驅動電路、CAN通訊電路等方面重點討論了DC/DC變換器控制系統(tǒng)的硬件設計以及驅動電路的設計。本文在DC/DC變換器電感電流連續(xù)狀態(tài)空間小信號數(shù)學模型的基礎上,應用MATLAB軟件對大功率DC/DC變換器單環(huán)控制系統(tǒng)進行了建模和仿真分析,給出了具有實際指導意義的結論,設計了基于ARM控制系統(tǒng)的軟件結構并編寫了相應的軟件代碼。此外,本文從硬件和軟件兩個方面重點討論了控制系統(tǒng)的電磁兼容以及抗干擾措施。在系統(tǒng)硬件和軟件基礎上進行了功率試驗并給出了試驗結果以及今后改進的方向。

    標簽: DCDC ARM EMC 大功率

    上傳時間: 2013-07-12

    上傳用戶:wao1005

  • 調試器

    此為vc++調試器的說明,想要調試C++的朋友不妨看一下。

    標簽: 調試器

    上傳時間: 2013-06-05

    上傳用戶:aa17807091

  • 30152nh文件閱讀器,nh文件瀏覽器下載

    30152nh文件閱讀器,nh文件瀏覽器下載

    標簽: 30152 nh 閱讀器 瀏覽器

    上傳時間: 2013-06-30

    上傳用戶:shinesyh

  • 一種簡單高效的MPEG-2 MP@HL視頻解碼器

    本文基于數(shù)據(jù)驅動原理提出并用 FPGA 實現(xiàn)了MPEG-2 MP@HL 的視頻解碼器。該解碼器中的各個模塊具有高內聚,低耦合的特點。只要各個模塊符合數(shù)據(jù)驅動的工作方式,模塊就能自我正常工作。由

    標簽: MPEG 視頻解碼器

    上傳時間: 2013-06-19

    上傳用戶:y562413679

  • DVB系統(tǒng)中RS編解碼器的FPGA實現(xiàn)

    該論文討論如何采用一種串行無逆的Berlekamp-Massey(BM)算法,設計應用于DVB系統(tǒng)中的RS(204,188)信道編碼/解碼電路,并通過FPGA的驗證.RS解碼器的設計采用無逆BM算法,并利用串行方式來實現(xiàn),不僅避免了求逆運算,而且只需用3個有限域乘法器就可以實現(xiàn),大大的降低了硬件實現(xiàn)的復雜度,并且因為在硬件實現(xiàn)上,采用了3級流水線(pipe-line)的處理結構.RS編碼器的設計中,利用有限域常數(shù)乘法器的特性對編碼電路進行優(yōu)化.這些技術的采用大大的提高了RS編/解碼器的效率,節(jié)省了RS編/解碼器所占用資源.

    標簽: FPGA DVB RS編解碼

    上傳時間: 2013-08-05

    上傳用戶:BOBOniu

  • DVB信道編解碼算法研究與FPGA實現(xiàn)

    隨著人們對于數(shù)字視頻和數(shù)字圖像的需求越來越大,數(shù)字電視廣播和手機電視迅速發(fā)展起來,但是人們對于數(shù)字圖像質量的要求也越來越高。對于觀眾來講,畫面的質量幾乎是最為重要的,然而由于信道傳輸特性不理想和加性噪聲的影響,不可避免地會產生誤碼,導致圖像質量的下降,甚至無法正常收看。因此,為了保障圖像質量就需要采用糾錯編碼(又稱信道編碼)的方式來實現(xiàn)通信。在數(shù)字視頻廣播系統(tǒng)(DVB)中,無論是衛(wèi)星傳輸,電纜傳輸還是地面?zhèn)鬏敹疾捎昧诵诺谰幋a。 本文首先深入研究DVB標準中的信道編碼部分的關鍵技術;然后依照DVB-T標準技術要求,設計并硬件實現(xiàn)了數(shù)字視頻傳輸?shù)男诺谰幗獯a系統(tǒng)。在該系統(tǒng)中,編解碼器與信源端的接口利用了MPEG-2的視頻傳輸接口同步并行接口(SPI),這種接口的應用讓系統(tǒng)具有很強的通用性;與信道端接口采用了G.703接口,具有G.703接口功能和特性的數(shù)據(jù)通信設備可以直接與數(shù)字通信設備連接,這使得應用時對于信道的選擇具有較大的靈活性。 在深入理解RS編解碼算法,卷積交織/解交織原理,卷積編碼/VITERBI譯碼算法原理的基礎上,本文給出了解碼部分的設計方案,并利用Xilinx公司的SpartanⅢ系列XC3S2000芯片完成方案的硬件實現(xiàn)。在RS解碼過程中引入了流水線機制,從而很大程度上提高了解碼效率。解交織器部分采用了RAM分區(qū)循環(huán)法,利用對RAM讀寫地址的控制實現(xiàn)解卷積交織,這種方法控制電路簡單,實現(xiàn)速度比較快,代價小。VITERBI譯碼器采用截尾譯碼,在幾乎不影響譯碼準確度的基礎上大大提高了解碼效率。

    標簽: FPGA DVB 信道 編解碼

    上傳時間: 2013-07-16

    上傳用戶:372825274

主站蜘蛛池模板: 万荣县| 萍乡市| 建平县| 毕节市| 曲松县| 江门市| 朔州市| 邯郸市| 水城县| 耒阳市| 班玛县| 新安县| 万年县| 沁阳市| 玉山县| 个旧市| 吉安市| 凭祥市| 道真| 辉南县| 乌兰县| 湖南省| 松原市| 晋州市| 巴马| 自贡市| 宜丰县| 卓资县| 交口县| 扶风县| 岑巩县| 高青县| 伊通| 饶河县| 读书| 湛江市| 佛山市| 历史| 苏尼特右旗| 农安县| 太仓市|