具備處理外部模擬信號功能是很多電子設(shè)備的基本要求。為了將模擬信號轉(zhuǎn)換為數(shù)字信 號，就需要藉助A/D 轉(zhuǎn)換器。將A/D 功能和MCU 整合在一起，就可減少電路的元件數(shù)量和 電路板的空間使用。 HT45F23 微控制器內(nèi)建6 通道，12 位解析度的A/D 轉(zhuǎn)換器。在本應(yīng)用說明中，將介紹如何 使用HT45F23 微控制器的A/D 功能。
上傳時間： 2013-10-27
上傳用戶：nostopper
今天買了一本書，見其不錯，將其源代碼打包上傳。1.基于struts的客戶資料管理系統(tǒng)2.基于struts的人事管理系統(tǒng)3.辦公日志系統(tǒng)4.電子政務(wù)管理系統(tǒng)5.餐飲業(yè)進(jìn)銷存系統(tǒng)6手機(jī)短信數(shù)據(jù)采集系統(tǒng)。
標(biāo)簽：
上傳時間： 2014-11-16
上傳用戶：TRIFCT
在視頻顯示任務(wù)的循環(huán)中，程序首先將視頻數(shù)據(jù)從輸入緩沖區(qū)讀入自己開設(shè)的臨時圖像 25 處理緩沖區(qū)，再在臨時圖像處理緩沖區(qū)上進(jìn)行處理，處理后的數(shù)據(jù)再輸出到輸出緩沖區(qū)。 因為圖像的采集分為奇偶場采集，即將圖像的奇數(shù)行作為一場數(shù)據(jù)，偶數(shù)行作為另一場 數(shù)據(jù)。對像素處理時，一般需分為奇數(shù)行與偶數(shù)行處理。在本試驗中，奇數(shù)行是第一場數(shù)據(jù) 放在臨時圖像處理緩沖區(qū)的前半部
上傳時間： 2016-02-19
上傳用戶：xmsmh
隨著計算機(jī)總線技術(shù)的日趨成熟和電子元器件的飛速發(fā)展，拓展了電子測量技術(shù)及儀器技術(shù)的發(fā)展空間，高速連續(xù)信 號采集與處理也隨之廣泛應(yīng)用。本文介紹一種采用多功能數(shù)據(jù)采集卡，在VC++語言下利用循環(huán)緩存技術(shù)對高速連續(xù)信號 的采集、顯示和存儲的方法。
標(biāo)簽： 計算機(jī) 總線技術(shù) 發(fā)展 電子元器件
上傳時間： 2013-12-08
上傳用戶：來茴
look1為電子看板的第二個芯片，使用自制的握手信號與look通訊，可以進(jìn)行數(shù)據(jù)傳送，以及控制16個數(shù)碼管顯示，此案例已成功用於生產(chǎn)現(xiàn)志，所用的元件很少，功能較大呢
上傳時間： 2017-01-02
上傳用戶：han_zh
今天買了一本書，見其不錯，將其源代碼打包上傳。1.基于struts的客戶資料管理系統(tǒng)2.基于struts的人事管理系統(tǒng)3.辦公日志系統(tǒng)4.電子政務(wù)管理系統(tǒng)5.餐飲業(yè)進(jìn)銷存系統(tǒng)6手機(jī)短信數(shù)據(jù)采集系統(tǒng)。
標(biāo)簽：
上傳時間： 2013-12-16
上傳用戶：qwe1234
AVR ATmega48 SPI最簡單測試碼！ 透過spi_data[x]陣列寫入想要傳送的資料， 而x則是控制傳送第x筆數(shù)，而接腳輸出則在PortB的預(yù)設(shè)接腳內(nèi)，只要修改spi_data就可以透過示波器看到SPI的信號了！
標(biāo)簽： spi_data ATmega AVR SPI
上傳時間： 2014-06-09
上傳用戶：jcljkh
起點(diǎn)9 V2.0小說整站系統(tǒng) 介紹： 1、 采用企業(yè)級標(biāo)準(zhǔn)應(yīng)用三層架構(gòu)，模塊化設(shè)計，利用反射抽象工廠模式支持多種數(shù)據(jù)庫訪問。 2、利用Asp.net自定義控件+母版模式實現(xiàn)換膚功能，前臺DIV+CSS結(jié)構(gòu)，增強(qiáng)對搜索引擎的友好度。 3、采用最新Cache技術(shù)，加快程序運(yùn)行效率，減少服務(wù)器資源占用，增強(qiáng)負(fù)載性能。 4、唯一一家同時提供TXT、UMD、JAR、CHM四種電子書籍的在線生成和同時下載。 起點(diǎn)9 V2.0小說整站系統(tǒng) 管理 ： 1、網(wǎng)站基本參數(shù)設(shè)置全站SEO優(yōu)化。 2、安全設(shè)置限制IP訪問，文件加密訪問等。 3、上傳下載水印圖片一次自動完成。 4、評論參數(shù)自動審核評論、內(nèi)容過濾關(guān)鍵字，發(fā)帖時間設(shè)置等。 5、作者設(shè)置、更新員申請?zhí)幚恚苦]件發(fā)送、短消息發(fā)送。 6、采集分普通采集和智能采集，完全自定義規(guī)則。 【升級說明】 1、在qidian9 V1.0的版本上，2.0支持了WAP的功能。 2、整合phpwind、discuz! 論壇，讓強(qiáng)強(qiáng)更連手！ 3、優(yōu)化網(wǎng)站的負(fù)載能力，1G內(nèi)存負(fù)載日10Wip，沒有問題了。 4、修補(bǔ)了V1.0的一些BUG。 5、請使用者必須保留http://www.qidian9.com的連接，否則停止授權(quán)。
標(biāo)簽： 2.0 企業(yè)級 三層架構(gòu)
上傳時間： 2013-12-27
上傳用戶：bibirnovis
安裝塌所1、通凰良好少溫策及灰座之塌所。2、雜腐蝕性、引火性氛髓、油急、切削液、切前粉、戴粉等聚境。3、雜振勤的場所。4、雜水氟及踢光直射的場所。1、本距勤器探用自然封流冷御方式正隨安裝方向局垂直站立方式2、在配電箱中需考感溫升情況未連有效散熟及冷御效果需保留足豹的空固以取得充分的空氟。3、如想要使控制箱內(nèi)溫度連到一致需增加凰扇等散熱毅倩。4、組裝睛廊注意避免贊孔屑及其他翼物掉落距勤器內(nèi)。5、安裝睛請硫資以M5螺練固定。6、附近有振勤源時請使用振勤吸收器防振橡腥來作腐噩勤器的防振支撐。7、勤器附近有大型磁性陰嗣、熔接樓等雄部干援源睛，容易使距勤器受外界干攝造成誤勤作，此時需加裝雄部濾波器。但雍訊濾波器舍增加波漏電流，因此需在愿勤器的輸入端裝上經(jīng)緣羹愿器（Transformer）。*配象材料依照使用電象規(guī)格]使用。*配象的喪度：指令輸入象3公尺以內(nèi)。編碼器輸入綜20公尺以內(nèi)。配象時請以最短距薄速接。*硫賞依照操單接象圈配象，未使用到的信貌請勿接出。*局連輸出端（端子U、V、W）要正硫的速接。否則伺服焉速勤作舍不正常。*隔雄綜必須速接在FG端子上。*接地請以使用第3砸接地（接地電阻值腐100Ω以下），而且必須罩黏接地。若希望易速輿械之周腐紀(jì)緣狀懲畸，請將連接地。*伺服距勤器的輸出端不要加裝電容器，或遇（突波）吸收器及雅訊濾波器。*裝在控制輸出信號的DC繼電器，其遏（突波）吸收用的二梗溜的方向要速接正硫，否則食造成故障，因而雜法輸出信猶，也可能影馨緊急停止的保渡迎路不座生作用。*腐了防止雍部造成的錯溪勤作，請?zhí)较铝械耐茫赫堅陔娫瓷霞尤虢?jīng)緣雯愿器及雅亂濾波器等裝置。請將勤力緣（雷源象、焉連緣等的蘊(yùn)雷回路）奧信蔬緣相距30公分以上來配練，不要放置在同一配緣管內(nèi)。
標(biāo)簽： tsda
上傳時間： 2022-05-28
上傳用戶：zhanglei193
摘要: 介紹了時鐘分相技術(shù)并討論了時鐘分相技術(shù)在高速數(shù)字電路設(shè)計中的作用。 關(guān)鍵詞: 時鐘分相技術(shù); 應(yīng)用 中圖分類號: TN 79 文獻(xiàn)標(biāo)識碼:A 文章編號: 025820934 (2000) 0620437203 時鐘是高速數(shù)字電路設(shè)計的關(guān)鍵技術(shù)之一, 系統(tǒng)時鐘的性能好壞, 直接影響了整個電路的 性能。尤其現(xiàn)代電子系統(tǒng)對性能的越來越高的要求, 迫使我們集中更多的注意力在更高頻率、 更高精度的時鐘設(shè)計上面。但隨著系統(tǒng)時鐘頻率的升高。我們的系統(tǒng)設(shè)計將面臨一系列的問 題。 1) 時鐘的快速電平切換將給電路帶來的串?dāng)_(Crosstalk) 和其他的噪聲。 2) 高速的時鐘對電路板的設(shè)計提出了更高的要求: 我們應(yīng)引入傳輸線(T ransm ission L ine) 模型, 并在信號的匹配上有更多的考慮。 3) 在系統(tǒng)時鐘高于100MHz 的情況下, 應(yīng)使用高速芯片來達(dá)到所需的速度, 如ECL 芯 片, 但這種芯片一般功耗很大, 再加上匹配電阻增加的功耗, 使整個系統(tǒng)所需要的電流增大, 發(fā) 熱量增多, 對系統(tǒng)的穩(wěn)定性和集成度有不利的影響。 4) 高頻時鐘相應(yīng)的電磁輻射(EM I) 比較嚴(yán)重。 所以在高速數(shù)字系統(tǒng)設(shè)計中對高頻時鐘信號的處理應(yīng)格外慎重, 盡量減少電路中高頻信 號的成分, 這里介紹一種很好的解決方法, 即利用時鐘分相技術(shù), 以低頻的時鐘實現(xiàn)高頻的處 理。 1 時鐘分相技術(shù) 我們知道, 時鐘信號的一個周期按相位來分, 可以分為360°。所謂時鐘分相技術(shù), 就是把 時鐘周期的多個相位都加以利用, 以達(dá)到更高的時間分辨。在通常的設(shè)計中, 我們只用到時鐘 的上升沿(0 相位) , 如果把時鐘的下降沿(180°相位) 也加以利用, 系統(tǒng)的時間分辨能力就可以 提高一倍(如圖1a 所示)。同理, 將時鐘分為4 個相位(0°、90°、180°和270°) , 系統(tǒng)的時間分辨就 可以提高為原來的4 倍(如圖1b 所示)。 以前也有人嘗試過用專門的延遲線或邏輯門延時來達(dá)到時鐘分相的目的。用這種方法產(chǎn)生的相位差不夠準(zhǔn)確, 而且引起的時間偏移(Skew ) 和抖動 (J itters) 比較大, 無法實現(xiàn)高精度的時間分辨。 近年來半導(dǎo)體技術(shù)的發(fā)展, 使高質(zhì)量的分相功能在一 片芯片內(nèi)實現(xiàn)成為可能, 如AMCC 公司的S4405, CY2 PRESS 公司的CY9901 和CY9911, 都是性能優(yōu)異的時鐘 芯片。這些芯片的出現(xiàn), 大大促進(jìn)了時鐘分相技術(shù)在實際電 路中的應(yīng)用。我們在這方面作了一些嘗試性的工作: 要獲得 良好的時間性能, 必須確保分相時鐘的Skew 和J itters 都 比較小。因此在我們的設(shè)計中, 通常用一個低頻、高精度的 晶體作為時鐘源, 將這個低頻時鐘通過一個鎖相環(huán)(PLL ) , 獲得一個較高頻率的、比較純凈的時鐘, 對這個時鐘進(jìn)行分相, 就可獲得高穩(wěn)定、低抖動的分 相時鐘。 這部分電路在實際運(yùn)用中獲得了很好的效果。下面以應(yīng)用的實例加以說明。2 應(yīng)用實例 2. 1 應(yīng)用在接入網(wǎng)中 在通訊系統(tǒng)中, 由于要減少傳輸 上的硬件開銷, 一般以串行模式傳輸 圖3 時鐘分為4 個相位 數(shù)據(jù), 與其同步的時鐘信號并不傳輸。 但本地接收到數(shù)據(jù)時, 為了準(zhǔn)確地獲取 數(shù)據(jù), 必須得到數(shù)據(jù)時鐘, 即要獲取與數(shù) 據(jù)同步的時鐘信號。在接入網(wǎng)中, 數(shù)據(jù)傳 輸?shù)慕Y(jié)構(gòu)如圖2 所示。 數(shù)據(jù)以68MBös 的速率傳輸, 即每 個bit 占有14. 7ns 的寬度, 在每個數(shù)據(jù) 幀的開頭有一個用于同步檢測的頭部信息。我們要找到與它同步性好的時鐘信號, 一般時間 分辨應(yīng)該達(dá)到1ö4 的時鐘周期。即14. 7ö 4≈ 3. 7ns, 這就是說, 系統(tǒng)時鐘頻率應(yīng)在300MHz 以 上, 在這種頻率下, 我們必須使用ECL inp s 芯片(ECL inp s 是ECL 芯片系列中速度最快的, 其 典型門延遲為340p s) , 如前所述, 這樣對整個系統(tǒng)設(shè)計帶來很多的困擾。 我們在這里使用鎖相環(huán)和時鐘分相技術(shù), 將一個16MHz 晶振作為時鐘源, 經(jīng)過鎖相環(huán) 89429 升頻得到68MHz 的時鐘, 再經(jīng)過分相芯片AMCCS4405 分成4 個相位, 如圖3 所示。 我們只要從4 個相位的68MHz 時鐘中選擇出與數(shù)據(jù)同步性最好的一個。選擇的依據(jù)是: 在每個數(shù)據(jù)幀的頭部(HEAD) 都有一個8bit 的KWD (KeyWord) (如圖1 所示) , 我們分別用 這4 個相位的時鐘去鎖存數(shù)據(jù), 如果經(jīng)某個時鐘鎖存后的數(shù)據(jù)在這個指定位置最先檢測出這 個KWD, 就認(rèn)為下一相位的時鐘與數(shù)據(jù)的同步性最好(相關(guān))。 根據(jù)這個判別原理, 我們設(shè)計了圖4 所示的時鐘分相選擇電路。 在板上通過鎖相環(huán)89429 和分相芯片S4405 獲得我們所要的68MHz 4 相時鐘: 用這4 個 時鐘分別將輸入數(shù)據(jù)進(jìn)行移位, 將移位的數(shù)據(jù)與KWD 作比較, 若至少有7bit 符合, 則認(rèn)為檢 出了KWD。將4 路相關(guān)器的結(jié)果經(jīng)過優(yōu)先判選控制邏輯, 即可輸出同步性最好的時鐘。這里, 我們運(yùn)用AMCC 公司生產(chǎn)的 S4405 芯片, 對68MHz 的時鐘進(jìn)行了4 分 相, 成功地實現(xiàn)了同步時鐘的獲取, 這部分 電路目前已實際地應(yīng)用在某通訊系統(tǒng)的接 入網(wǎng)中。 2. 2 高速數(shù)據(jù)采集系統(tǒng)中的應(yīng)用 高速、高精度的模擬- 數(shù)字變換 (ADC) 一直是高速數(shù)據(jù)采集系統(tǒng)的關(guān)鍵部 分。高速的ADC 價格昂貴, 而且系統(tǒng)設(shè)計 難度很高。以前就有人考慮使用多個低速 圖5 分相技術(shù)應(yīng)用于采集系統(tǒng) ADC 和時鐘分相, 用以替代高速的ADC, 但由 于時鐘分相電路產(chǎn)生的相位不準(zhǔn)確, 時鐘的 J itters 和Skew 比較大(如前述) , 容易產(chǎn)生較 大的孔徑晃動(Aperture J itters) , 無法達(dá)到很 好的時間分辨。 現(xiàn)在使用時鐘分相芯片, 我們可以把分相 技術(shù)應(yīng)用在高速數(shù)據(jù)采集系統(tǒng)中: 以4 分相后 圖6 分相技術(shù)提高系統(tǒng)的數(shù)據(jù)采集率 的80MHz 采樣時鐘分別作為ADC 的 轉(zhuǎn)換時鐘, 對模擬信號進(jìn)行采樣, 如圖5 所示。 在每一采集通道中, 輸入信號經(jīng)過 緩沖、調(diào)理, 送入ADC 進(jìn)行模數(shù)轉(zhuǎn)換, 采集到的數(shù)據(jù)寫入存儲器(M EM )。各個 采集通道采集的是同一信號, 不過采樣 點(diǎn)依次相差90°相位。通過存儲器中的數(shù) 據(jù)重組, 可以使系統(tǒng)時鐘為80MHz 的采 集系統(tǒng)達(dá)到320MHz 數(shù)據(jù)采集率(如圖6 所示)。 3 總結(jié) 靈活地運(yùn)用時鐘分相技術(shù), 可以有效地用低頻時鐘實現(xiàn)相當(dāng)于高頻時鐘的時間性能, 并 避免了高速數(shù)字電路設(shè)計中一些問題, 降低了系統(tǒng)設(shè)計的難度。
標(biāo)簽： 時鐘 分相 技術(shù)應(yīng)用
上傳時間： 2013-12-17
上傳用戶：xg262122
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<button id="4imwy"></button>