圖像采集是數(shù)字化圖像處理的第一步，開發(fā)圖像采集平臺是視覺系統(tǒng)開發(fā)的基礎(chǔ)。視覺檢測的速度是視覺檢測要解決的關(guān)鍵技術(shù)之一，也是專用圖像處理系統(tǒng)設(shè)計所要完成的首要目標(biāo)
標(biāo)簽： 高速圖像采集
上傳時間： 2013-04-24
上傳用戶：waitingfy
【免費(fèi)分享】電子設(shè)計1000例，不要分。。。
上傳時間： 2013-06-10
上傳用戶：moshushi0009
在VTS(Vessel Tramc Services船舶交管系統(tǒng))系統(tǒng)中，雷達(dá)信號的處理器的能力己成為制約雷達(dá)目標(biāo)錄取、跟蹤處理能力和可靠性以及整個VTS系統(tǒng)工作的主要因素。隨著區(qū)域性VTS的建立，要求將雷達(dá)信號以最高的質(zhì)量和最低的代價遠(yuǎn)距離傳輸，而達(dá)到這一要求的關(guān)鍵技術(shù)環(huán)節(jié)一雷達(dá)信息的壓縮處理也將受到雷達(dá)信號預(yù)處理系統(tǒng)的影響。 因此，研究更有效的VTS雷達(dá)信號預(yù)處理系統(tǒng)是一項(xiàng)很有價值和實(shí)際意義的工作。本文是在前人研究成果的基礎(chǔ)上，面向?qū)嶋H應(yīng)用的需求，主要研究VTS雷達(dá)信號預(yù)處理算法的設(shè)計方法和實(shí)現(xiàn)手段，設(shè)計完成了一個數(shù)字化的雷達(dá)原始信號實(shí)時采集與處理系統(tǒng)。 本設(shè)計主要包括雷達(dá)信號的采集、雜波抑制處理以及與DSP芯片的信號傳輸。在硬件結(jié)構(gòu)上，本設(shè)計采用FPGA完成信號的采集、CFAR處理和雷達(dá)信號檢測器的設(shè)計，將大量的以前需要由DSP芯片來完成的算法移植到FPGA中實(shí)現(xiàn)，大大減輕了DSP芯片的工作壓力，也減小了系統(tǒng)的體積。 在算法研究中，設(shè)計中重點(diǎn)討論了雜波的抑制方法和目標(biāo)的檢測方法。本文在研究了大量現(xiàn)有的雷達(dá)信號雜波抑制及信號檢測的算法的基礎(chǔ)上，比較了各種算法的優(yōu)劣，最終選擇了一種適合本次設(shè)計要求的CFAR算法和雙極點(diǎn)濾波雷達(dá)信號檢測器在FPGA中實(shí)現(xiàn)。 論文中對設(shè)計中所采用的方法給出了理論分析、試驗(yàn)仿真結(jié)果和試驗(yàn)實(shí)際調(diào)試結(jié)果。通過本文所述的設(shè)計和實(shí)驗(yàn)，本文設(shè)計的雷達(dá)信號預(yù)處理系統(tǒng)對雷達(dá)視頻信號的采集與傳輸都有很好的效果，所選用的雜波處理算法對雷達(dá)雜波、雨雪雜波和陸地回波都具有較好的抑制作用，能有效地處理雷達(dá)雜波中的尖峰成分，使信噪比得到較大改善。
標(biāo)簽： 雷達(dá)信號 法的研究 預(yù)處理
上傳時間： 2013-04-24
上傳用戶：pei5
溫度是生活中最基本的環(huán)境參數(shù)。溫度的監(jiān)測與控制，對于生物生存生長，工業(yè)生產(chǎn)發(fā)展都有著非同一般的意義。溫度傳感器的應(yīng)用涉及機(jī)械制造、工業(yè)過程控制、汽車電子產(chǎn)品、消費(fèi)電子產(chǎn)品和專用設(shè)備等各個領(lǐng)域。傳統(tǒng)的常用溫度傳感器有熱電偶、電阻溫度計RTD和NTC熱敏電阻等。但信號調(diào)理，模數(shù)轉(zhuǎn)換及恒溫器等功能全都會增加成本。現(xiàn)代集成溫度傳感器通常包含這些功能，并以其低廉的價格迅速地占據(jù)了市場。Dallas Semiconductor公司推出的數(shù)字式溫度傳感器DS1820采用數(shù)字化一線總線技術(shù)具有許多優(yōu)異特性。其一，它將控制線、地址線、數(shù)據(jù)線合為一根導(dǎo)線，允許在同一根導(dǎo)線上掛接多個控制對象，形成多點(diǎn)一線總線測控系統(tǒng)。布線施工方便，成本低廉。其二，線路上傳送的是數(shù)字信號，所受干擾和損耗小，性能好。本課題旨在分析和設(shè)計基于數(shù)字化一線總線技術(shù)的溫度測控系統(tǒng)。本系統(tǒng)采用FPGA實(shí)現(xiàn)一個溫度采集控制器，用于傳感器和上位機(jī)的連接，并采用Microsoft公司的Visual C++作為開發(fā)平臺，運(yùn)用MSComm控件進(jìn)行串口通信，進(jìn)行命令的發(fā)送和接收。
上傳時間： 2013-07-29
上傳用戶：BOBOniu
嵌入式圖像采集、處理與傳輸系統(tǒng)具有體積小、穩(wěn)定性高等優(yōu)點(diǎn)，在智能交通、電力、通訊、計算機(jī)視覺等領(lǐng)域應(yīng)用廣泛。隨著DSP技術(shù)的發(fā)展，在DSP上用軟件實(shí)現(xiàn)實(shí)時視頻壓縮成為數(shù)字視頻壓縮標(biāo)準(zhǔn)應(yīng)用的亮點(diǎn)，這種應(yīng)用比起專門的壓縮芯片更具有靈活性和升級潛力。 本文主要研究一種基于DSP TMS320VC5402脫機(jī)視頻采集、壓縮編碼和視頻數(shù)據(jù)通信的方法和DSP外圍硬件系統(tǒng)設(shè)計。 在本設(shè)計中，圖像采集部分利用SAA7111視頻采集芯片完成視頻信號的精確采集；利用FPGA完成復(fù)雜且高速的邏輯控制及時序設(shè)計，完成DSP外擴(kuò)RAM，F(xiàn)lash等高速硬件電路設(shè)計，同時完成DSP的地址譯碼電路，將采集的數(shù)字視頻信號存儲在DSP外擴(kuò)存儲空間中；用FPGA基于N1OSⅡ來虛擬設(shè)計了I
標(biāo)簽： 圖像采集 遠(yuǎn)程傳輸
上傳時間： 2013-07-02
上傳用戶：亞亞娟娟123
隨著數(shù)字圖像處理的應(yīng)用領(lǐng)域不斷擴(kuò)大，實(shí)時處理技術(shù)成為研究的熱點(diǎn)。VLSI技術(shù)的迅猛發(fā)展為數(shù)字圖像實(shí)時處理技術(shù)提供了硬件基礎(chǔ)。其中FPGA(現(xiàn)場可編程門陣列)的特點(diǎn)使其在圖像采集和處理方面的應(yīng)用顯得更加經(jīng)濟(jì)、靈活、方便。 本文設(shè)計了一種以FPGA為工作核心，并實(shí)現(xiàn)了PCI接口的圖像采集壓縮系統(tǒng)。整個系統(tǒng)采用了自頂向下的設(shè)計方案，先把系統(tǒng)分成了三大塊，即圖像采集、PCI接口和圖像壓縮，然后分別設(shè)計各個大模塊中的子模塊。 首先，利用FPGA對專用視頻轉(zhuǎn)換器SAA7111A進(jìn)行控制，因?yàn)镾AA7111A是采用IC總線模塊，從而完成了對SAA7111A的控制，并通過設(shè)計圖像采集模塊、讀/寫數(shù)據(jù)模塊、總線管理模塊等，實(shí)現(xiàn)把標(biāo)準(zhǔn)的模擬視頻信號轉(zhuǎn)換成數(shù)字視頻信號并采集的功能。 其次，在了解PCI規(guī)范的前提下，深入地分析了PCI時序和地址配置空間等，設(shè)計了簡化邏輯的狀態(tài)機(jī)，并用VHDL硬件描述語言設(shè)計了程序，完成了簡化邏輯的PCI接口設(shè)計在FPGA芯片內(nèi)部的實(shí)現(xiàn)，達(dá)到了一33MHz、32位數(shù)據(jù)寬度、支持猝發(fā)傳輸?shù)腜CI從設(shè)備模塊的接口功能，與傳統(tǒng)的使用PCI專用接口芯片來實(shí)現(xiàn)的PCI接口比較來看，更加節(jié)約了系統(tǒng)的邏輯資源，降低了成本，增加了設(shè)計的靈活性。 再次，設(shè)計了WINDOWS下對PCI接口的驅(qū)動程序。驅(qū)動程序可以選擇不同的方法來完成，當(dāng)然每個方法都有自己的特點(diǎn)，對幾種主要設(shè)計驅(qū)動程序的方法作以比較之后，本文選擇了使用DRIVER WORKS工具來完成。通過對配置空間的設(shè)計、系統(tǒng)端口和內(nèi)存映射的設(shè)計、中斷服務(wù)的設(shè)計等，用VC++語言編寫了驅(qū)動程序。 最后，考慮到增加系統(tǒng)的實(shí)用性和完備性，還填加設(shè)計了圖像的壓縮部分。這部分需要完成的工作是在上述系統(tǒng)完成后，再額外地把采集來的視頻數(shù)據(jù)通過另一路數(shù)據(jù)通道按照一定的格式壓縮后存儲到硬盤中。本系統(tǒng)中，這部分設(shè)計是利用Altera公司提供的IP核來完成壓縮的，同時還用VHDL語言在FPGA上設(shè)計了IDE硬盤接口，使壓縮后的數(shù)據(jù)存儲到硬盤中。
上傳時間： 2013-06-01
上傳用戶：程嬰sky
多路電壓采集系統(tǒng)一、實(shí)驗(yàn)?zāi)康模保煜た删幊绦酒珹DC0809，8253的工作過程，掌握它們的編程方法。２．加深對所學(xué)知識的理解并學(xué)會應(yīng)用所學(xué)的知識，達(dá)到在應(yīng)用中掌握知識的
上傳時間： 2013-06-30
上傳用戶：cursor
本文分析了當(dāng)代高精度地震勘探數(shù)據(jù)采集系統(tǒng)的發(fā)展現(xiàn)狀，研究了數(shù)據(jù)采集的A/D方法及理論、現(xiàn)場可編程門陣列(Field Programmable GateArray，F(xiàn)PGA)技術(shù)的發(fā)展及原理，串口通信的原理及實(shí)現(xiàn)。在此基礎(chǔ)上，探討了采用FPGA控制24位△∑模數(shù)轉(zhuǎn)換器來實(shí)現(xiàn)高精度地震勘探數(shù)據(jù)采集系統(tǒng)的實(shí)現(xiàn)思路，對探測傳感器或檢波器后端數(shù)據(jù)采集系統(tǒng)的信號A/D轉(zhuǎn)換、FPGA與外部接口設(shè)計、串口數(shù)據(jù)通信做了詳細(xì)的研究，尤其是在用FPGA來完成與外部ADC的接口控制上做了深入的開發(fā)和設(shè)計，整個接口控制模塊采用VHDL語言編寫，并同時將ROM、FIFO等數(shù)字邏輯模塊一起集成到一片F(xiàn)PGA芯片當(dāng)中，并在Quartus Ⅱ6.0的開發(fā)平臺上通過了軟件仿真，時序仿真結(jié)果達(dá)到了系統(tǒng)要求。
標(biāo)簽： 高精度 地震勘探 數(shù)據(jù)采集系統(tǒng)
上傳時間： 2013-05-21
上傳用戶：yuele0123
論述了AD574逐次逼近型12位模數(shù)轉(zhuǎn)換器的原理、應(yīng)用以及與單片機(jī)所構(gòu)成的數(shù)據(jù)采集系統(tǒng),分析了系統(tǒng)的硬件、軟件結(jié)構(gòu)和具體操作,給出了AD574與AT89C51單片機(jī)的接口線路圖.
標(biāo)簽： 574 AD 數(shù)據(jù)采集 中的應(yīng)用
上傳時間： 2013-05-23
上傳用戶：ca05991270
目前，數(shù)字信號處理廣泛應(yīng)用于通信、雷達(dá)、聲納、語音與圖像處理等領(lǐng)域，信號處理算法理論己趨于成熟，但其具體硬件實(shí)現(xiàn)方法卻值得探討。FPGA是近年來廣泛應(yīng)用的超大規(guī)模、超高速的可編程邏輯器件，由于其具有高集成度、高速、可編程等優(yōu)點(diǎn)，大大推動了數(shù)字系統(tǒng)設(shè)計的單片化、自動化，縮短了單片數(shù)字系統(tǒng)的設(shè)計周期、提高了設(shè)計的靈活性和可靠性，在超高速信號處理和實(shí)時測控方面有非常廣泛的應(yīng)用。本文對FPGA的數(shù)據(jù)采集與處理技術(shù)進(jìn)行研究，基于FPGA在數(shù)據(jù)采樣控制和信號處理方面的高性能和單片系統(tǒng)發(fā)展的新熱點(diǎn)，把FPGA作為整個數(shù)據(jù)采集與處理系統(tǒng)的控制核心。主要研究內(nèi)容如下： FPGA的單片系統(tǒng)研究。針對數(shù)據(jù)采集與處理，對FPGA進(jìn)行選型，設(shè)計了基于FPGA的單片系統(tǒng)的結(jié)構(gòu)。把整個控制系統(tǒng)分為三個部分：多通道采樣控制模塊，數(shù)據(jù)處理模塊，存儲控制模塊。 多通道采樣控制模塊的設(shè)計。利用4片AD7506和一片AD7862對64路模擬量進(jìn)行周期采樣，分別設(shè)計了通道選擇控制模塊和A/D轉(zhuǎn)換控制模塊，并進(jìn)行了仿真，完成了基于FPGA的多通道采樣控制。 數(shù)據(jù)處理模塊的設(shè)計。FFT算法在數(shù)字信號處理中占有重要的地位，因此本文研究了FFT的硬件實(shí)現(xiàn)結(jié)構(gòu)，提出了用FPGA實(shí)現(xiàn)FFT的一種設(shè)計思想，給出了總體實(shí)現(xiàn)框圖。分別設(shè)計了旋轉(zhuǎn)因子復(fù)數(shù)乘法器，碟形運(yùn)算單元，存儲器，控制器，并分別進(jìn)行了仿真。重點(diǎn)設(shè)計實(shí)現(xiàn)了FFT算法中的蝶形處理單元，采用了一種高效乘法器算法設(shè)計實(shí)現(xiàn)了蝶形處理單元中的旋轉(zhuǎn)因子乘法器，從而提高了蝶形處理器的運(yùn)算速度，降低了運(yùn)算復(fù)雜度。理論分析和仿真結(jié)果表明，狀態(tài)機(jī)控制器成功地對各個模塊進(jìn)行了有序、協(xié)調(diào)的控制。 存儲控制模塊的設(shè)計。利用閃存芯片K9K1G08UOA對采集處理后的數(shù)據(jù)進(jìn)行存儲，設(shè)計了FPGA與閃存的硬件連接，設(shè)計了存儲控制模塊。 本文對FFT算法的硬件實(shí)現(xiàn)進(jìn)行了研究，結(jié)合單片系統(tǒng)的特點(diǎn)，把整個系統(tǒng)分為多通道采樣控制模塊，數(shù)據(jù)處理模塊，存儲控制模塊進(jìn)行設(shè)計和仿真。設(shè)計采用VHDL編寫程序的源代碼。仿真測試結(jié)果表明，此FPGA單片系統(tǒng)可完成對實(shí)時信號的高速采集與處理。
標(biāo)簽： FPGA 數(shù)據(jù)采集 處理技術(shù)
上傳時間： 2013-07-06
上傳用戶：eclipse
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
