中文乱码免费一区二区三区下载,亚洲欧美怡红院,激情国产在线

信道估計(jì)(jì)算法

OFDM中LS和DFT信道估計(jì)算法matlab程序?qū)崿F(xiàn)及比較

OFDM中LS和DFT信道估計(jì)算法matlab程序?qū)崿F(xiàn)及比較

標(biāo)簽： matlab OFDM DFT 信道估計(jì)算法程序比較

上傳時(shí)間： 2019-06-01

上傳用戶(hù)：carrielinnn
OFDM中LS和DFT信道估計(jì)算法matlab程序?qū)崿F(xiàn)及比較

OFDM中LS和DFT信道估計(jì)算法matlab程序?qū)崿F(xiàn)及比較

標(biāo)簽： matlab OFDM DFT 信道估計(jì)算法程序比較

上傳時(shí)間： 2019-06-04

上傳用戶(hù)：carrielinnn
DVB系統(tǒng)信道編碼的研究與FPGA實(shí)現(xiàn).rar

數(shù)字圖像通信的最廣泛的應(yīng)用就是數(shù)字電視廣播系統(tǒng)，與以往的模擬電視業(yè)務(wù)相比，數(shù)字電視在節(jié)省頻譜資源、提高節(jié)目質(zhì)量方面帶來(lái)了一場(chǎng)新的革命，而與此對(duì)應(yīng)的DVB（Digital Video Broadcasting）標(biāo)準(zhǔn)的建立更是加速了數(shù)字電視廣播系統(tǒng)的大規(guī)模應(yīng)用。DVB標(biāo)準(zhǔn)選定MPEG—2標(biāo)準(zhǔn)作為音頻及視頻的編碼壓縮方式，隨后對(duì)MPEG—2碼流進(jìn)行打包形成TS流（transport stream），進(jìn)行多個(gè)傳輸流復(fù)用，最后通過(guò)不同媒介進(jìn)行傳輸。在DVB標(biāo)準(zhǔn)的傳輸系統(tǒng)中，無(wú)論是衛(wèi)星傳輸，電纜傳輸還是地面?zhèn)鬏敚瑸榱吮Ｕ蠄D像質(zhì)量，使數(shù)字節(jié)目在傳輸過(guò)程中避免出現(xiàn)因受到各種信道噪聲干擾而出現(xiàn)失真的現(xiàn)象，都采用了信道編碼的方式來(lái)保護(hù)傳輸數(shù)據(jù)。信道編碼是數(shù)字通信系統(tǒng)中一個(gè)必需的、重要的環(huán)節(jié)。信道編碼設(shè)計(jì)方案的優(yōu)劣決定了DVB系統(tǒng)的成功與否，本文重點(diǎn)研究了DVB系統(tǒng)中的信道編碼算法及其FPGA實(shí)現(xiàn)方案，主要進(jìn)行了如下幾項(xiàng)工作： 1）介紹了DVB系統(tǒng)信道編碼的基本概念及特點(diǎn)，深入研究了DVB標(biāo)準(zhǔn)中信道編碼部分的關(guān)鍵技術(shù)，并針對(duì)每個(gè)信道編碼模塊進(jìn)行工作原理分析、算法分析。 2）根據(jù)DVB信道編碼的特點(diǎn)，重點(diǎn)對(duì)信道編碼中四個(gè)模塊，包括擾碼、RS編碼、卷積交織編碼和卷積編碼的FPGA硬件實(shí)現(xiàn)算法進(jìn)行了比較詳細(xì)的分析，并闡述了每個(gè)模塊及QPSK調(diào)制的設(shè)計(jì)方案及實(shí)現(xiàn)模塊功能的程序流程。 3）在RS（204，188）編碼過(guò)程中，利用有限域常數(shù)乘法器的特點(diǎn)，對(duì)編碼器進(jìn)行了優(yōu)化，在很大程度上提高了編碼效率，卷積交織器部分采用RAM移位法，實(shí)現(xiàn)起來(lái)更為簡(jiǎn)單且節(jié)省了FPGA器件內(nèi)部資源。 4）設(shè)計(jì)以Altera公司的QuartusⅡ?yàn)殚_(kāi)發(fā)平臺(tái)，利用FPGA芯片EP1C6Q240C8完成了信道編碼各模塊及QPSK調(diào)制的硬件實(shí)現(xiàn)，通過(guò)Verilog HDL描述和時(shí)序仿真來(lái)驗(yàn)證算法的可行性，并給出系統(tǒng)設(shè)計(jì)中減少毛刺的方法，使系統(tǒng)更為穩(wěn)定。最終的系統(tǒng)仿真結(jié)果表明該系統(tǒng)工作穩(wěn)定，達(dá)到了DVB系統(tǒng)信道編碼設(shè)計(jì)的要求。

標(biāo)簽： FPGA DVB

上傳時(shí)間： 2013-06-26

上傳用戶(hù)：allen-zhao123
LDPC編碼算法研究及其FPGA實(shí)現(xiàn).rar

LDPC(Low Density Parity Check)碼是一類(lèi)可以用非常稀疏的校驗(yàn)矩陣或二分圖定義的線(xiàn)性分組糾錯(cuò)碼，最初由Gallager發(fā)現(xiàn)，故亦稱(chēng)Gallager碼.它和著名Turbo碼相似，具有逼近香農(nóng)限的性能，幾乎適用于所有信道，因此成為近年來(lái)信道編碼界研究的熱點(diǎn)。 LDPC碼的奇偶校驗(yàn)矩陣呈現(xiàn)稀疏性，其譯碼復(fù)雜度與碼長(zhǎng)成線(xiàn)性關(guān)系，克服了分組碼在長(zhǎng)碼長(zhǎng)時(shí)所面臨的巨大譯碼計(jì)算復(fù)雜度問(wèn)題，使長(zhǎng)編碼分組的應(yīng)用成為可能。而且由于校驗(yàn)矩陣的稀疏特性，在長(zhǎng)的編碼分組時(shí)，相距很遠(yuǎn)的信息比特參與統(tǒng)一校驗(yàn)，這使得連續(xù)的突發(fā)差錯(cuò)對(duì)譯碼的影響不大，編碼本身就具有抗突發(fā)差錯(cuò)的特性。本文首先介紹了LDPC碼的基本概念和基本原理，其次，具體介紹了LDPC碼的構(gòu)造和各種編碼算法及其生成矩陣的產(chǎn)生方法，特別是準(zhǔn)循環(huán)LDPC碼的構(gòu)造以及RU算法、貪婪算法，并在此基礎(chǔ)上采用貪婪算法對(duì)RU算法進(jìn)行了改進(jìn)。最后，選用Altera公司的Stratix系列FPGA器件EPls25F67217，實(shí)現(xiàn)了碼長(zhǎng)為504的基于RU算法的LDPC編碼器。在設(shè)計(jì)過(guò)程中，為節(jié)省資源、提高速度，在向量存儲(chǔ)時(shí)采用稀疏矩陣技術(shù)，在向量相加時(shí)采用通過(guò)奇校驗(yàn)直接判定結(jié)果的方法，在向量乘法中，采用了前向迭代方法，避開(kāi)了復(fù)雜的矩陣求逆運(yùn)算。結(jié)果表明，該編碼器只占用約10％的邏輯單元，約5％的存儲(chǔ)單元，時(shí)鐘頻率達(dá)到120MHz，數(shù)據(jù)吞吐率達(dá)到33Mb/s，功能上也滿(mǎn)足編碼器的要求。

標(biāo)簽： LDPC FPGA 編碼

上傳時(shí)間： 2013-06-09

上傳用戶(hù)：66wji
無(wú)線(xiàn)信道仿真和均衡器的FPGA設(shè)計(jì)與實(shí)現(xiàn)

本文主要介紹了基于FPGA的無(wú)線(xiàn)信道盲均衡器的設(shè)計(jì)與實(shí)現(xiàn),在算法上選擇了比較成熟的DDLMS和CMA相結(jié)合的算法,結(jié)構(gòu)上采用四路正交FIR濾波器模型.在設(shè)計(jì)的過(guò)程中我們采取了用MATLAB進(jìn)行算法仿真,VerilogHDL語(yǔ)言進(jìn)行FPGA設(shè)計(jì)的策略.在硬件描述語(yǔ)言的設(shè)計(jì)流程中,信道盲均衡器運(yùn)用了Top-Down的模塊化設(shè)計(jì)方法,大大縮短了設(shè)計(jì)周期,提高了系統(tǒng)的穩(wěn)定性和可擴(kuò)展性.測(cè)試結(jié)果表明均衡器所有的性能指標(biāo)均達(dá)到預(yù)定目標(biāo),且工作性能良好,均衡效果較為理想,能夠滿(mǎn)足指標(biāo)要求.本課題所設(shè)計(jì)和實(shí)現(xiàn)的信道盲均衡器,為FPGA芯片設(shè)計(jì)技術(shù)做了有益的探索性嘗試,對(duì)今后無(wú)線(xiàn)通信系統(tǒng)中的單芯片可編程系統(tǒng)(SOPC)的設(shè)計(jì)運(yùn)用有著積極的借鑒意義.

標(biāo)簽： FPGA 無(wú)線(xiàn)信道仿真均衡器

上傳時(shí)間： 2013-07-11

上傳用戶(hù)：lwwhust
無(wú)線(xiàn)擴(kuò)頻集成電路開(kāi)發(fā)中信道編解碼技術(shù)研究與FPGA實(shí)現(xiàn)

本論文主要對(duì)無(wú)線(xiàn)擴(kuò)頻集成電路設(shè)計(jì)中的信道編解碼算法進(jìn)行研究并對(duì)其FPGA實(shí)現(xiàn)思路和方法進(jìn)行相關(guān)研究。近年來(lái)無(wú)線(xiàn)局域網(wǎng)IEEE802.11b標(biāo)準(zhǔn)建議物理層采用無(wú)線(xiàn)擴(kuò)頻技術(shù)，所以開(kāi)發(fā)一套擴(kuò)頻通信芯片具有重大的現(xiàn)實(shí)意義。無(wú)線(xiàn)擴(kuò)頻通信系統(tǒng)與常規(guī)通信相比，具有很強(qiáng)的抗干擾能力，并具有信息蔭蔽、多址保密通信等特點(diǎn)。無(wú)線(xiàn)信道的特性較復(fù)雜，因此在無(wú)線(xiàn)擴(kuò)頻集成電路設(shè)計(jì)中，加入信道編碼是提高芯片穩(wěn)定性的重要方法。在了解擴(kuò)頻通信基本原理的基礎(chǔ)上，本文提出了“串聯(lián)級(jí)聯(lián)碼+兩次交織”的信道編碼方案。串聯(lián)的級(jí)聯(lián)碼由外碼——(15，9，4)里德-所羅門(mén)(Reed-Solomon)碼，和內(nèi)碼-(2，1，3)卷積碼構(gòu)成，交織則采用交織深度為4的塊交織。重點(diǎn)對(duì)RS碼的時(shí)域迭代譯碼算法和卷積碼的維特比譯碼算法進(jìn)行了詳細(xì)的討論，并完成信道編譯碼方案的性能仿真及用FPGA實(shí)現(xiàn)的方法。計(jì)算機(jī)仿真的結(jié)果表明，采用此信道編碼方案可以較好的改善現(xiàn)有仿真系統(tǒng)的誤符號(hào)率。本論文的內(nèi)容安排如下：第一章介紹了無(wú)線(xiàn)擴(kuò)頻通信技術(shù)的發(fā)展?fàn)顟B(tài)以及國(guó)內(nèi)外開(kāi)發(fā)擴(kuò)頻通信芯片的現(xiàn)狀，并給出了本論文的研究?jī)?nèi)容和安排。第二章主要介紹了擴(kuò)頻通信的基本原理，主要包括擴(kuò)頻通信的定義、理論基礎(chǔ)和分類(lèi)，直接序列擴(kuò)頻通信方式的數(shù)學(xué)模型。第三章介紹了基本的信道編碼原理，信道編碼的分類(lèi)和各自的特點(diǎn)。第四章給出了本課題選擇的信道編碼方案——“串聯(lián)級(jí)聯(lián)碼+兩次交織”，詳細(xì)討論了方案中里德-所羅門(mén)(Reed-Solomon)碼和卷積碼的基本原理、編碼算法和譯碼算法。最后給出編碼方案的實(shí)際參數(shù)。第五章對(duì)第四章提出的編碼方案進(jìn)行了性能仿真。第六章結(jié)合項(xiàng)目實(shí)際，討論了FPGA開(kāi)發(fā)基帶擴(kuò)頻通信系統(tǒng)的設(shè)計(jì)思路和方法。首先對(duì)FPGA開(kāi)發(fā)流程以及實(shí)際開(kāi)發(fā)的工具進(jìn)行了簡(jiǎn)要的介紹，然后給出了擴(kuò)頻通信系統(tǒng)的總體設(shè)計(jì)。對(duì)發(fā)射和接收子系統(tǒng)中信道編碼、解碼等相關(guān)功能模塊的實(shí)現(xiàn)原理和方法進(jìn)行分析。第七章對(duì)論文的工作進(jìn)行總結(jié)。

標(biāo)簽： FPGA 無(wú)線(xiàn)擴(kuò)頻信道編解技術(shù)研究

上傳時(shí)間： 2013-07-07

上傳用戶(hù)：時(shí)代電子小智
基于FPGA的GSM系統(tǒng)信道編碼技術(shù)研究

本論文是以GSM基站系統(tǒng)為對(duì)象研究了軟件無(wú)線(xiàn)電思想在移動(dòng)通信中應(yīng)用的可行性，通過(guò)構(gòu)造一個(gè)具有開(kāi)放性、標(biāo)準(zhǔn)化、模塊化的通用硬件平臺(tái)，用軟件來(lái)完成各種功能。本文首先從整體上介紹了GSM移動(dòng)通信系統(tǒng)及其實(shí)現(xiàn)過(guò)程，通過(guò)大量的Matlab仿真詳細(xì)論述了GSM蜂窩通信系統(tǒng)中的語(yǔ)音編碼、信道編碼、交織、加密、調(diào)制等技術(shù)。其次，文中介紹了GSM信道編碼規(guī)則，其中重點(diǎn)闡述了CRC、卷積碼和交織碼的基本原理和算法實(shí)現(xiàn)，并完成了三者編碼譯碼的軟件設(shè)計(jì)，采用FPGA技術(shù)實(shí)現(xiàn)并驗(yàn)證了設(shè)計(jì)的正確性。最后，對(duì)GMSK調(diào)制和解調(diào)的原理及特點(diǎn)進(jìn)行論述，并提出了軟件實(shí)現(xiàn)的可行性方案，為下一步的軟件設(shè)計(jì)打下了堅(jiān)實(shí)的基礎(chǔ)。硬件試驗(yàn)平臺(tái)是軟件實(shí)現(xiàn)的基礎(chǔ)，因此，文中進(jìn)行了詳細(xì)的分析與設(shè)計(jì)，并給出了部分電路設(shè)計(jì)圖，對(duì)相關(guān)課題的研究具有一定的指導(dǎo)意義和參考價(jià)值。

標(biāo)簽： FPGA GSM 信道編碼

上傳時(shí)間： 2013-04-24

上傳用戶(hù)：Yukiseop
H.264解碼算法優(yōu)化及在ARM上的移植

在信息化發(fā)展的當(dāng)前，音視頻等多媒體作為信息的載體，在社會(huì)生活的各個(gè)領(lǐng)域，起著越來(lái)越重要的作用。數(shù)字視頻的海量性成為阻礙其應(yīng)用的的瓶頸之一。在這種情況下，H．264作為新一代的視頻壓縮標(biāo)準(zhǔn)，以其高性能的壓縮效率，成為備受關(guān)注的焦點(diǎn)和研究問(wèn)題。H．264通過(guò)運(yùn)動(dòng)估計(jì)/運(yùn)動(dòng)補(bǔ)償（MP/MC）消除視頻時(shí)間冗余，對(duì)差值圖像進(jìn)行離散余弦變換（DCT）消除空間冗余，對(duì)量化后的系數(shù)進(jìn)行可變長(zhǎng)編碼（VLC）消除統(tǒng)計(jì)冗余，獲得了極高的壓縮效率。隨著嵌入式處理器性能的逐漸提升和3G網(wǎng)絡(luò)即將商用的推動(dòng)，H．264以其優(yōu)秀的壓縮性能，無(wú)論是無(wú)線(xiàn)信道傳輸方面，還是存儲(chǔ)容量有限的嵌入式設(shè)備都具有廣闊的應(yīng)用前景。但H．264在提升壓縮性能的同時(shí)付出的代價(jià)是算法復(fù)雜度的成倍增加，實(shí)際應(yīng)用中人們對(duì)視頻解碼的實(shí)時(shí)性要求嚴(yán)格，已出現(xiàn)的對(duì)應(yīng)算法代碼多基于PC通用處理器實(shí)現(xiàn)，而嵌入式設(shè)備的主頻和處理能力仍然相對(duì)有限，存儲(chǔ)容量相對(duì)較小，總線(xiàn)速率相對(duì)偏低，因此必須對(duì)標(biāo)準(zhǔn)對(duì)應(yīng)算法進(jìn)行優(yōu)化移植，才能滿(mǎn)足實(shí)際應(yīng)用的需求。本文在對(duì)H．264標(biāo)準(zhǔn)及其新特性進(jìn)行詳細(xì)介紹后，重點(diǎn)研究了在解碼端如何針對(duì)解碼耗時(shí)較多的模塊進(jìn)行改進(jìn)，然后將算法移植到ARM平臺(tái)，并針對(duì)平臺(tái)特點(diǎn)作出相應(yīng)優(yōu)化，最后完成解碼圖象顯示，并給出了測(cè)試結(jié)果。本文主要完成的工作如下：詳細(xì)分析了H．264的參考軟件JM中解碼流程，并利用測(cè)試工具分析了各模塊耗時(shí)，針對(duì)耗時(shí)較多的模塊如插值運(yùn)算及去塊濾波模塊，提出了對(duì)應(yīng)的改進(jìn)算法并在H．264的參考軟件JM86上進(jìn)行了實(shí)現(xiàn)，PC測(cè)試實(shí)驗(yàn)證明了算法改進(jìn)的優(yōu)越性和運(yùn)算優(yōu)化的可行性。最后針對(duì)ARM平臺(tái)，在對(duì)程序結(jié)構(gòu)和對(duì)應(yīng)代碼進(jìn)行優(yōu)化之后，將其移植到WINCE系統(tǒng)之下，同時(shí)給出了WINCE平臺(tái)解碼后圖象加速顯示方法，并對(duì)最終測(cè)試結(jié)果與性能做出了評(píng)價(jià)。

標(biāo)簽： 264 ARM 解碼算法優(yōu)化

上傳時(shí)間： 2013-06-04

上傳用戶(hù)：shijiang
DVBH發(fā)射端信道內(nèi)碼和調(diào)制部分的FPGA設(shè)計(jì)和實(shí)現(xiàn)

數(shù)字電視技術(shù)和超大規(guī)模深亞微米的系統(tǒng)級(jí)芯片設(shè)計(jì)技術(shù)是當(dāng)前信息產(chǎn)業(yè)中最受關(guān)注的兩個(gè)方向。它們的交叉就是數(shù)字電視應(yīng)用中的一系列系統(tǒng)級(jí)芯片和超深亞微米專(zhuān)用集成電路。其中信道處理系統(tǒng)及其相關(guān)芯片更是集中了數(shù)字信號(hào)處理前向糾錯(cuò)編解碼等數(shù)字電視傳輸?shù)暮诵募夹g(shù)，成為設(shè)計(jì)和開(kāi)發(fā)整個(gè)數(shù)字電視系統(tǒng)的關(guān)鍵之一。數(shù)字高清晰度電視(Digital HDTV)做為第三代電視標(biāo)準(zhǔn)，已成為當(dāng)今世界高技術(shù)競(jìng)爭(zhēng)的焦點(diǎn)，本文正是從這個(gè)交叉點(diǎn)上出發(fā)對(duì)DVB-H(Digital Video Broadcasting-Handheld)標(biāo)準(zhǔn)中所涉及的信道編碼和調(diào)制部分進(jìn)行了研究，重點(diǎn)分析了信道內(nèi)編碼部分的硬件優(yōu)化實(shí)現(xiàn)。本項(xiàng)目完成了DVB-H傳輸系統(tǒng)信道編碼的FPGA硬件設(shè)計(jì)和實(shí)現(xiàn)，系統(tǒng)所有FPGA硬件電路設(shè)計(jì)采用了Veillog HDL語(yǔ)言編寫(xiě)。同時(shí)對(duì)清華大學(xué)數(shù)字電視地面?zhèn)鬏敇?biāo)準(zhǔn)DMB-T(Terrestrial Digital Multimedia/TV Broadcasting)中的關(guān)鍵技術(shù)做了研究，與DVB標(biāo)準(zhǔn)中的相關(guān)技術(shù)做了對(duì)比。本文首先對(duì)DVB．H以及COFDM的相關(guān)理論進(jìn)行介紹和研究。然后針對(duì)DVB-H信道編碼調(diào)制器中的部分核心算法的FPGA設(shè)計(jì)和實(shí)現(xiàn)進(jìn)行了詳細(xì)的研究工作，包括外編碼、內(nèi)編碼(卷積刪余)、內(nèi)交織(包括比特交織和符號(hào)交織)、星座映射、幀形成、OFDM調(diào)制的部分設(shè)計(jì)等。相應(yīng)地對(duì)DVB-H信道解碼解調(diào)器中的部分算法的FPGA設(shè)計(jì)的研究工作做了描述，包括符號(hào)解交織和比特解交織。同時(shí)對(duì)清華大學(xué)數(shù)字電視地面?zhèn)鬏敇?biāo)準(zhǔn)DMB-T外接收機(jī)中頻域和時(shí)域解交織模塊的FPGA設(shè)計(jì)實(shí)現(xiàn)做了描述。筆者在項(xiàng)目中完成的主要工作有： (1)與項(xiàng)目組成員合作制定系統(tǒng)框架，劃分模塊。 (2)對(duì)所負(fù)責(zé)的模塊，包括外編碼、內(nèi)編碼(卷積刪余)、內(nèi)交織(包括比特交織和符號(hào)交織)、星座映射、幀形成、OFDM調(diào)制的算法進(jìn)行研究并加以?xún)?yōu)化，建立軟件仿真模型，進(jìn)行FPGA設(shè)計(jì)，仿真和實(shí)現(xiàn)。

標(biāo)簽： DVBH FPGA 發(fā)射端信道

上傳時(shí)間： 2013-06-10

上傳用戶(hù)：rockjablew
DVBT信道編解碼算法研究及FPGA實(shí)現(xiàn)

數(shù)字通信系統(tǒng)中，在實(shí)際信道上傳輸數(shù)字信號(hào)時(shí)，由于信道傳輸特性不理想及噪聲的影響，接收端所收到的數(shù)字信號(hào)不可避免地會(huì)發(fā)生錯(cuò)誤。為了減小誤碼率，提高接收質(zhì)量，必須采用差錯(cuò)控制編碼。對(duì)于數(shù)字視頻通信系統(tǒng)這類(lèi)高碼率，高要求的系統(tǒng)，為了提供優(yōu)良的圖象質(zhì)量，采用差錯(cuò)控制編碼尤為重要。本文采用的DVB-T系統(tǒng)差錯(cuò)控制技術(shù)是針對(duì)于數(shù)字視頻通信而設(shè)計(jì)的，提出了糾錯(cuò)編碼結(jié)合交織技術(shù)的實(shí)現(xiàn)方案，即RS(204，188，8)截短碼、卷積交織、卷積碼三種技術(shù)的級(jí)聯(lián)。各技術(shù)中的參數(shù)設(shè)計(jì)為輸入的MPEG-2傳輸流(TS流)提供了便利，在編碼后可以保持傳輸流的幀結(jié)構(gòu)和同步字節(jié)不改變，使接收端的同步捕獲和同步跟蹤成為可能。本文首先簡(jiǎn)要介紹了差錯(cuò)控制技術(shù)，DVB-T系統(tǒng)，以及硬件實(shí)現(xiàn)所用到的FPGA實(shí)現(xiàn)方法。然后分別研究RS碼、卷積交織、卷積碼的編解碼原理，并提出了三類(lèi)技術(shù)的硬件實(shí)現(xiàn)方案。其中，重點(diǎn)論述了RS碼解碼的硬件實(shí)現(xiàn)。將RS碼解碼分為四個(gè)模塊：伴隨式計(jì)算，BM迭代，錢(qián)搜索和錯(cuò)誤值計(jì)算，分別講述每個(gè)模塊的電路設(shè)計(jì)方案并給出仿真結(jié)果。最后，將該差錯(cuò)控制系統(tǒng)應(yīng)用于一個(gè)輸出速率恒定的實(shí)際數(shù)字視頻通信系統(tǒng)中，按系統(tǒng)需要，加入了接口電路和速率控制的設(shè)計(jì)。

標(biāo)簽： DVBT FPGA 信道編解碼

上傳時(shí)間： 2013-04-24

上傳用戶(hù)：gcs333