本論文是以GSM基站系統(tǒng)為對象研究了軟件無線電思想在移動通信中應(yīng)用的可行性，通過構(gòu)造一個具有開放性、標(biāo)準(zhǔn)化、模塊化的通用硬件平臺，用軟件來完成各種功能。 本文首先從整體上介紹了GSM移動通信系統(tǒng)及其實(shí)現(xiàn)過程，通過大量的Matlab仿真詳細(xì)論述了GSM蜂窩通信系統(tǒng)中的語音編碼、信道編碼、交織、加密、調(diào)制等技術(shù)。 其次，文中介紹了GSM信道編碼規(guī)則，其中重點(diǎn)闡述了CRC、卷積碼和交織碼的基本原理和算法實(shí)現(xiàn)，并完成了三者編碼譯碼的軟件設(shè)計，采用FPGA技術(shù)實(shí)現(xiàn)并驗(yàn)證了設(shè)計的正確性。 最后，對GMSK調(diào)制和解調(diào)的原理及特點(diǎn)進(jìn)行論述，并提出了軟件實(shí)現(xiàn)的可行性方案，為下一步的軟件設(shè)計打下了堅(jiān)實(shí)的基礎(chǔ)。硬件試驗(yàn)平臺是軟件實(shí)現(xiàn)的基礎(chǔ)，因此，文中進(jìn)行了詳細(xì)的分析與設(shè)計，并給出了部分電路設(shè)計圖，對相關(guān)課題的研究具有一定的指導(dǎo)意義和參考價值。
上傳時間： 2013-04-24
上傳用戶：Yukiseop
低壓電力線通信(PLC)具有網(wǎng)絡(luò)分布廣、無需重新布線和維護(hù)方便等優(yōu)點(diǎn)。近年來，低壓電力線通信被看成是解決信息高速公路“最后一英里”問題的一種方案，在國內(nèi)外掀起了一個新的研究熱潮。電力線信道中不僅存在多徑干擾和子信道衰落，而且還存在開關(guān)噪聲和窄帶噪聲，因此在電力線通信系統(tǒng)中，信道編碼是不可或缺的重要組成部分。 本文著重研究了在FPGA上實(shí)現(xiàn)OFDM系統(tǒng)中的信道編解碼方案。其中編碼端由卷積碼編碼器和交織器組成，解碼端由Viterbi譯碼器和解交織器組成，同時為了與PC機(jī)進(jìn)行通信，還在FPGA上做了一個RS232串行接口模塊，以上所有的模塊均采用硬件描述語言VerilogHDL編寫。另外，峰值平均功率比(PAR)較大是OFDM系統(tǒng)所面臨的一個重要問題，必須要考慮如何降低大峰值功率信號出現(xiàn)的概率。本文重點(diǎn)研究了三種降低PAR的方法：即信號預(yù)畸變技術(shù)、信號非畸變技術(shù)和編碼技術(shù)。這三種方法各有優(yōu)缺點(diǎn)，但是迄今為止還沒有一種好方法能夠徹底地解決OFDM系統(tǒng)中較高PAR的弊病。本論文內(nèi)容安排如下：第一章介紹了課題的背景，可編程器件和OFDM技術(shù)的發(fā)展歷程。第二章詳細(xì)介紹了OFDM的原理以及實(shí)現(xiàn)OFDM所采用的一些技術(shù)細(xì)節(jié)。第三章詳細(xì)介紹了本課題中信道編碼的方案，包括信道編碼的基本原理，組成結(jié)構(gòu)以及方案中采用的卷積碼和交織的原理及設(shè)計。第四章詳細(xì)討論了編碼方案如何在FPGA上實(shí)現(xiàn)，包括可編程邏輯器件FPGA/CPLD的結(jié)構(gòu)特點(diǎn)，開發(fā)流程，以及串口通信接口、編解碼器的FPGA設(shè)計。第五章詳細(xì)介紹了如何降低OFDM系統(tǒng)中的峰值平均功率比。最后，在第六章總結(jié)全文，并對課題中需要進(jìn)一步完善的方面進(jìn)行了探討。
上傳時間： 2013-04-24
上傳用戶：520
本代碼實(shí)現(xiàn)了OFDM系統(tǒng)的子空間盲信道估計，實(shí)現(xiàn)了ber性能
上傳時間： 2013-04-24
上傳用戶：gzming
(臺達(dá))開關(guān)電源基本原理與設(shè)計介紹，比較實(shí)用
標(biāo)簽： 開關(guān)電源
上傳時間： 2013-06-15
上傳用戶：ybysp008
數(shù)字電視技術(shù)和超大規(guī)模深亞微米的系統(tǒng)級芯片設(shè)計技術(shù)是當(dāng)前信息產(chǎn)業(yè)中最受關(guān)注的兩個方向。它們的交叉就是數(shù)字電視應(yīng)用中的一系列系統(tǒng)級芯片和超深亞微米專用集成電路。其中信道處理系統(tǒng)及其相關(guān)芯片更是集中了數(shù)字信號處理前向糾錯編解碼等數(shù)字電視傳輸?shù)暮诵募夹g(shù)，成為設(shè)計和開發(fā)整個數(shù)字電視系統(tǒng)的關(guān)鍵之一。數(shù)字高清晰度電視(Digital HDTV)做為第三代電視標(biāo)準(zhǔn)，已成為當(dāng)今世界高技術(shù)競爭的焦點(diǎn)，本文正是從這個交叉點(diǎn)上出發(fā)對DVB-H(Digital Video Broadcasting-Handheld)標(biāo)準(zhǔn)中所涉及的信道編碼和調(diào)制部分進(jìn)行了研究，重點(diǎn)分析了信道內(nèi)編碼部分的硬件優(yōu)化實(shí)現(xiàn)。本項(xiàng)目完成了DVB-H傳輸系統(tǒng)信道編碼的FPGA硬件設(shè)計和實(shí)現(xiàn)，系統(tǒng)所有FPGA硬件電路設(shè)計采用了Veillog HDL語言編寫。同時對清華大學(xué)數(shù)字電視地面?zhèn)鬏敇?biāo)準(zhǔn)DMB-T(Terrestrial Digital Multimedia/TV Broadcasting)中的關(guān)鍵技術(shù)做了研究，與DVB標(biāo)準(zhǔn)中的相關(guān)技術(shù)做了對比。 本文首先對DVB．H以及COFDM的相關(guān)理論進(jìn)行介紹和研究。然后針對DVB-H信道編碼調(diào)制器中的部分核心算法的FPGA設(shè)計和實(shí)現(xiàn)進(jìn)行了詳細(xì)的研究工作，包括外編碼、內(nèi)編碼(卷積刪余)、內(nèi)交織(包括比特交織和符號交織)、星座映射、幀形成、OFDM調(diào)制的部分設(shè)計等。相應(yīng)地對DVB-H信道解碼解調(diào)器中的部分算法的FPGA設(shè)計的研究工作做了描述，包括符號解交織和比特解交織。同時對清華大學(xué)數(shù)字電視地面?zhèn)鬏敇?biāo)準(zhǔn)DMB-T外接收機(jī)中頻域和時域解交織模塊的FPGA設(shè)計實(shí)現(xiàn)做了描述。 筆者在項(xiàng)目中完成的主要工作有： (1)與項(xiàng)目組成員合作制定系統(tǒng)框架，劃分模塊。 (2)對所負(fù)責(zé)的模塊，包括外編碼、內(nèi)編碼(卷積刪余)、內(nèi)交織(包括比特交織和符號交織)、星座映射、幀形成、OFDM調(diào)制的算法進(jìn)行研究并加以優(yōu)化，建立軟件仿真模型，進(jìn)行FPGA設(shè)計，仿真和實(shí)現(xiàn)。
標(biāo)簽： DVBH FPGA 發(fā)射端 信道
上傳時間： 2013-06-10
上傳用戶：rockjablew
數(shù)字通信系統(tǒng)中，在實(shí)際信道上傳輸數(shù)字信號時，由于信道傳輸特性不理想及噪聲的影響，接收端所收到的數(shù)字信號不可避免地會發(fā)生錯誤。為了減小誤碼率，提高接收質(zhì)量，必須采用差錯控制編碼。對于數(shù)字視頻通信系統(tǒng)這類高碼率，高要求的系統(tǒng)，為了提供優(yōu)良的圖象質(zhì)量，采用差錯控制編碼尤為重要。 本文采用的DVB-T系統(tǒng)差錯控制技術(shù)是針對于數(shù)字視頻通信而設(shè)計的，提出了糾錯編碼結(jié)合交織技術(shù)的實(shí)現(xiàn)方案，即RS(204，188，8)截短碼、卷積交織、卷積碼三種技術(shù)的級聯(lián)。各技術(shù)中的參數(shù)設(shè)計為輸入的MPEG-2傳輸流(TS流)提供了便利，在編碼后可以保持傳輸流的幀結(jié)構(gòu)和同步字節(jié)不改變，使接收端的同步捕獲和同步跟蹤成為可能。 本文首先簡要介紹了差錯控制技術(shù)，DVB-T系統(tǒng)，以及硬件實(shí)現(xiàn)所用到的FPGA實(shí)現(xiàn)方法。然后分別研究RS碼、卷積交織、卷積碼的編解碼原理，并提出了三類技術(shù)的硬件實(shí)現(xiàn)方案。其中，重點(diǎn)論述了RS碼解碼的硬件實(shí)現(xiàn)。將RS碼解碼分為四個模塊：伴隨式計算，BM迭代，錢搜索和錯誤值計算，分別講述每個模塊的電路設(shè)計方案并給出仿真結(jié)果。最后，將該差錯控制系統(tǒng)應(yīng)用于一個輸出速率恒定的實(shí)際數(shù)字視頻通信系統(tǒng)中，按系統(tǒng)需要，加入了接口電路和速率控制的設(shè)計。
上傳時間： 2013-04-24
上傳用戶：gcs333
隨著人們對于數(shù)字視頻和數(shù)字圖像的需求越來越大，數(shù)字電視廣播和手機(jī)電視迅速發(fā)展起來，但是人們對于數(shù)字圖像質(zhì)量的要求也越來越高。對于觀眾來講，畫面的質(zhì)量幾乎是最為重要的，然而由于信道傳輸特性不理想和加性噪聲的影響，不可避免地會產(chǎn)生誤碼，導(dǎo)致圖像質(zhì)量的下降，甚至無法正常收看。因此，為了保障圖像質(zhì)量就需要采用糾錯編碼(又稱信道編碼)的方式來實(shí)現(xiàn)通信。在數(shù)字視頻廣播系統(tǒng)(DVB)中，無論是衛(wèi)星傳輸，電纜傳輸還是地面?zhèn)鬏敹疾捎昧诵诺谰幋a。 本文首先深入研究DVB標(biāo)準(zhǔn)中的信道編碼部分的關(guān)鍵技術(shù)；然后依照DVB-T標(biāo)準(zhǔn)技術(shù)要求，設(shè)計并硬件實(shí)現(xiàn)了數(shù)字視頻傳輸?shù)男诺谰幗獯a系統(tǒng)。在該系統(tǒng)中，編解碼器與信源端的接口利用了MPEG-2的視頻傳輸接口同步并行接口(SPI)，這種接口的應(yīng)用讓系統(tǒng)具有很強(qiáng)的通用性；與信道端接口采用了G.703接口，具有G.703接口功能和特性的數(shù)據(jù)通信設(shè)備可以直接與數(shù)字通信設(shè)備連接，這使得應(yīng)用時對于信道的選擇具有較大的靈活性。 在深入理解RS編解碼算法，卷積交織/解交織原理，卷積編碼/VITERBI譯碼算法原理的基礎(chǔ)上，本文給出了解碼部分的設(shè)計方案，并利用Xilinx公司的SpartanⅢ系列XC3S2000芯片完成方案的硬件實(shí)現(xiàn)。在RS解碼過程中引入了流水線機(jī)制，從而很大程度上提高了解碼效率。解交織器部分采用了RAM分區(qū)循環(huán)法，利用對RAM讀寫地址的控制實(shí)現(xiàn)解卷積交織，這種方法控制電路簡單，實(shí)現(xiàn)速度比較快，代價小。VITERBI譯碼器采用截尾譯碼，在幾乎不影響譯碼準(zhǔn)確度的基礎(chǔ)上大大提高了解碼效率。
上傳時間： 2013-07-16
上傳用戶：372825274
正交頻分復(fù)用(OnIlogonaJ Frequency Division Multiplexing，OFDM)技術(shù)通過將整個信道分為多個帶寬相等并行傳輸?shù)淖有诺溃ㄟ^將信息經(jīng)過子信道獨(dú)立傳輸來實(shí)現(xiàn)通信，子信道的正交性可以保證最大限度的利用頻譜資源。OFDM系統(tǒng)通過循環(huán)前綴來消除符號間干擾(ISI)，通過IDFT/DFT調(diào)制解調(diào)降低了系統(tǒng)實(shí)現(xiàn)的復(fù)雜度。由于其頻譜利用率高，抗多徑能力強(qiáng)，在多種通信場合中都得到了應(yīng)用。雖然有著上述優(yōu)點(diǎn)，但為了準(zhǔn)確的恢復(fù)信號，信道估計是OFDM系統(tǒng)中必須實(shí)現(xiàn)的一環(huán)。 本文正是針對OFDM接收機(jī)中的信道估計模塊的運(yùn)算部件的實(shí)現(xiàn)進(jìn)行了研究。首先，研究了OFDM信道估計的LS算法，一階線性插值算法，二次多項(xiàng)式插值算法，建立了適用于寬帶通信系統(tǒng)的信道估計模塊模型。其次研究了加法器電路和乘法器電路的實(shí)現(xiàn)，包括進(jìn)位行波加法器，曼徹斯特進(jìn)位鏈，超前進(jìn)位加法器和乘法原理，陣列乘法器，wallace樹乘法器及BOOTH編碼算法，并分析了各種電路的特性及優(yōu)缺點(diǎn)。接著研究了幾種主要的除法器設(shè)計算法，包括數(shù)字循環(huán)算法，基于函數(shù)迭代的算法，以及CORDIC算法，結(jié)合信道估計的特點(diǎn)選擇了函數(shù)迭代和CORDIC算法作為具體實(shí)現(xiàn)的方法。最后，在前面的設(shè)計的基礎(chǔ)上在FPGA芯片上實(shí)現(xiàn)了前面的設(shè)計方案。
上傳時間： 2013-06-06
上傳用戶：yyyyyyyyyy
隨著糾錯編碼理論研究的不斷深入，糾錯碼的實(shí)際應(yīng)用越來越廣泛。卷積碼作為其中重要的一種，已被大多數(shù)通信系統(tǒng)所采用。(2,1,7)卷積碼是一種短約束長度最佳碼，編、譯碼器易于實(shí)現(xiàn)，且具有較強(qiáng)的糾錯能力。 本文研究了IEEE 802.11協(xié)議中(2,1,7)卷積碼編碼、交織解交織及其軟判決高速Viterbi譯碼的實(shí)現(xiàn)問題。 首先介紹了IEEE 802.11無線局域網(wǎng)標(biāo)準(zhǔn)及規(guī)范，然后介紹了信道編解碼中卷積碼編碼及Viterbi譯碼算法和FPGA 設(shè)計方法，接著通過對(2,1,7)卷積碼特點(diǎn)的具體分析，吸取目前Viterbi譯碼算法和交織解交織算法的優(yōu)點(diǎn)，采取一系列的改進(jìn)措施，基于FPGA實(shí)現(xiàn)了IEEE 802.11信道編解碼及交織和解交織系統(tǒng)。這些改進(jìn)措施包括采用并行FIFO、改進(jìn)的ACS 單元、流水式塊處理結(jié)構(gòu)、改進(jìn)的SMDO方法、雙重交織策略，使得在同樣時鐘速率下，系統(tǒng)的性能大幅度提高。最后將程序下載到Altera公司的Cyclone 系列的FPGA(型號EP1C6Q240C8)器件上進(jìn)測試，并對測試結(jié)果作了簡單分析。
上傳時間： 2013-05-25
上傳用戶：00.00
在無線通信系統(tǒng)中,信號在傳輸過程中由于多徑效應(yīng)和信道帶寬的有限性以及信道特性的不完善性導(dǎo)致不可避免地產(chǎn)生碼間串?dāng)_(Intersymbol Interference).為了克服碼間串?dāng)_所帶來的信號畸變,則必須在接收端增加均衡器,以補(bǔ)償信道特性,正確恢復(fù)發(fā)送序列.盲均衡器由于不需要訓(xùn)練序列,僅利用接收信號的統(tǒng)計特性就能對信道特性進(jìn)行均衡,消除碼間串?dāng)_,成為近年來通信領(lǐng)域研究的熱點(diǎn)課題.本課題采用已經(jīng)取得了很多研究成果的Bussgang類盲均衡算法,主要因?yàn)樗挠嬎銖?fù)雜度小,便于實(shí)時實(shí)現(xiàn),具有較好的性能.本文探討了以FPGA(Field Programmable Gates Array)為平臺,使用Verilog HDL(Hardware Description Language)語言設(shè)計并實(shí)現(xiàn)基于Bussgang類型算法的盲均衡器的硬件系統(tǒng).本文簡要介紹了Bussgang類型盲均衡算法中的判決引導(dǎo)LMS(DDLMS)和常模(CMA)兩種算法和FPGA設(shè)計流程.并詳細(xì)闡述了基于FPGA的信道盲均衡器的設(shè)計思想、設(shè)計結(jié)構(gòu)和Verilog設(shè)計實(shí)現(xiàn),以及分別給出了各個模塊的結(jié)構(gòu)框圖以及驗(yàn)證結(jié)果.本課題所設(shè)計和實(shí)現(xiàn)的信道盲均衡器,為電子設(shè)計自動化(EDA)技術(shù)做了有益的探索性嘗試,對今后無線通信系統(tǒng)中的單芯片可編程系統(tǒng)(SOPC)的設(shè)計運(yùn)用有著積極的借鑒意義.
上傳時間： 2013-07-25
上傳用戶：cuibaigao
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
