LT8900是LDT公司生產(chǎn)的一款低成本，高集成度的2.4GHZ的無(wú)線收發(fā)芯片，片上集成發(fā)射機(jī)，接收機(jī)，頻率綜合器，GFSK調(diào)制解調(diào)器。發(fā)射機(jī)支持功率可調(diào)，接收機(jī)采用數(shù)字?jǐn)U展通信機(jī)制，在復(fù)雜環(huán)境和強(qiáng)干擾條件下，可以達(dá)到優(yōu)良的收發(fā)性能。外圍電路簡(jiǎn)單，只需搭配MCU以及少數(shù)外圍被動(dòng)器件。LT8900傳輸GFSK信號(hào)，發(fā)射功率約為2dBm，最大可以到6dBm。接收機(jī)采用低中頻結(jié)構(gòu)，接收靈敏度可以達(dá)到-87dBm。數(shù)字信道能量檢測(cè)可以隨時(shí)監(jiān)控信道質(zhì)量。 片上的發(fā)射接收FIFO寄存器可以和MCU進(jìn)行通信，存儲(chǔ)數(shù)據(jù)，然后以1Mbps數(shù)據(jù)率在空中傳輸。它內(nèi)置了CRC，F(xiàn)EC，auto-ack和重傳機(jī)制，可以大大簡(jiǎn)化系統(tǒng)設(shè)計(jì)并優(yōu)化性能。 數(shù)字基帶支持4線SPI和2線I2C接口，此外還有Reset，Pkt_flag, Fifo_flag三個(gè)數(shù)字接口。 為了提高電池使用壽命，芯片在各個(gè)環(huán)節(jié)都降低功耗，芯片最低工作電壓可以到1.9V，在保持寄存器值條件下，最低電流為1uA。 芯片有QFN24 4*4mm和SSOP16封裝，都符合RoHS標(biāo)準(zhǔn)。
標(biāo)簽： 8900 2.4 LT RF
上傳時(shí)間： 2013-04-24
上傳用戶：kirivir
采用狀態(tài)機(jī)和消息機(jī)制的串口接收程序
標(biāo)簽： 狀態(tài) 消息機(jī)制 串口接收 程序
上傳用戶：huangping588
nRF24L01無(wú)線模塊6個(gè)接收通道，nRF24L01無(wú)線模塊可以參考此文件調(diào)試 nRF24L01無(wú)線模塊，如需要建立一個(gè)小型的無(wú)線網(wǎng)絡(luò)，一個(gè)無(wú)線模塊作為路由節(jié)點(diǎn)，六個(gè)作為傳感器節(jié)點(diǎn)。
標(biāo)簽： nRF 24L L01 24
上傳時(shí)間： 2013-05-15
上傳用戶：來(lái)茴
近年來(lái)，GPS技術(shù)迅速發(fā)展，并隨著3G時(shí)代的到來(lái)，其應(yīng)用領(lǐng)域日益廣闊，需求量與日俱增。與此同時(shí)，隨著電路系統(tǒng)設(shè)計(jì)越來(lái)越復(fù)雜，上市時(shí)間日益縮短，集成電路設(shè)計(jì)方法面臨重大變革。因此采用新型方法學(xué)來(lái)設(shè)計(jì)GPS接收系統(tǒng)是必要的。 本文基于GPS原理，采用可復(fù)用的IP技術(shù)和軟硬協(xié)同設(shè)計(jì)技術(shù)，設(shè)計(jì)了一種高性能的GPS SOC接收系統(tǒng)。論文首先分析了GPS信號(hào)解調(diào)的原理，提出了一種高性能的捕獲和跟蹤系統(tǒng)結(jié)構(gòu)，詳細(xì)說(shuō)明了其工作流程和設(shè)計(jì)原理。其次，基于高性能總線的選取提出了整個(gè)基帶系統(tǒng)地結(jié)構(gòu)，并闡明了總線上的各個(gè)模塊設(shè)計(jì)方法。采用了直接復(fù)用的測(cè)試手段和FPGA的測(cè)試平臺(tái)，縮短開發(fā)周期，而且保證了對(duì)整個(gè)系統(tǒng)測(cè)試的覆蓋率。本文所設(shè)計(jì)的系統(tǒng)最大特色在于易于集成到其它系統(tǒng)中，并且僅占用10個(gè)芯片端口，實(shí)現(xiàn)了IP化的設(shè)計(jì)目的。 最后本文介紹了測(cè)試過(guò)程中所采用的基于FPGA平臺(tái)的仿真驗(yàn)證方案和測(cè)試方法，并給出了最終的測(cè)試結(jié)果，達(dá)到了對(duì)衛(wèi)星信號(hào)搜索定位的目的。
標(biāo)簽： FPGA GPS 系統(tǒng)設(shè)計(jì)
上傳用戶：starlet007
Multisim11.0加破解及漢化補(bǔ)丁
標(biāo)簽： Multisim 11.0 破解 漢化
上傳用戶：franktu
詳細(xì)描述了4個(gè)模塊化編程的實(shí)例，包括LED閃爍、led漸亮漸暗、電子時(shí)鐘。是從入門級(jí)到高級(jí)編程的一個(gè)很好實(shí)例示范
標(biāo)簽： C語(yǔ)言 模塊化 編程實(shí)例
上傳時(shí)間： 2013-05-28
上傳用戶：yd19890720
近幾年來(lái)，OFDM技術(shù)引起了人們的廣泛注意，根據(jù)這項(xiàng)新技術(shù)，很多相關(guān)協(xié)議被提出來(lái)。其中WiMax代表空中接口滿足IEEE802.16標(biāo)準(zhǔn)的寬帶無(wú)線通信系統(tǒng)，IEEE標(biāo)準(zhǔn)在2004年定義了空中接口的物理層(PHY)，即802.16d協(xié)議。該協(xié)議規(guī)定數(shù)據(jù)傳輸采用突發(fā)模式，調(diào)制方式采用OFDM技術(shù)，傳輸速率較高且實(shí)現(xiàn)方便、成本低廉，已經(jīng)成為首先推廣應(yīng)用的商業(yè)化標(biāo)準(zhǔn)。本文對(duì)IEEE802.16d OFDM系統(tǒng)物理層進(jìn)行了研究，并在XILINX公司的Virtexpro II芯片上實(shí)現(xiàn)了基帶算法。 ⑴探討了OFDM基本原理及其關(guān)鍵技術(shù)。根據(jù)IEEE802.16d OFDM系統(tǒng)的物理層發(fā)送端流程搭建了基帶仿真鏈路，利用MATLAB/SIMULINK仿真了OFDM系統(tǒng)在有無(wú)循環(huán)前綴(CP)、多徑數(shù)目不同等情況下的性能變化。由于同步算法和信道估計(jì)算法計(jì)算量都很大，為了找到適合采用FPGA實(shí)現(xiàn)的算法，分析了同步誤差和不同信道估計(jì)算法對(duì)接收信號(hào)的影響，并結(jié)合計(jì)算量的大小提出了一種新的聯(lián)合同步算法，以及得出了LS信道估計(jì)算法最適合802.16d系統(tǒng)的結(jié)論。 ⑵完成了基帶發(fā)射機(jī)和接收機(jī)的FPGA硬件電路實(shí)現(xiàn)。為了使系統(tǒng)的時(shí)鐘頻率更高，采用了流水線的結(jié)構(gòu)。設(shè)計(jì)中采用編寫Verilog程序和使用IP核相結(jié)合的辦法，實(shí)現(xiàn)了新的聯(lián)合同步算法，并且通過(guò)簡(jiǎn)化結(jié)構(gòu)，避免了信道估計(jì)算法中的繁瑣除法。利用ISE9.2i和Modelsim6.Oc軟件平臺(tái)對(duì)程序進(jìn)行設(shè)計(jì)、綜合和仿真，并將仿真結(jié)果和MATLAB軟件計(jì)算結(jié)果相對(duì)比。結(jié)果表明，采用16位數(shù)據(jù)總線可達(dá)到理想的精度。 ⑶采用串口通信的方式對(duì)基帶系統(tǒng)進(jìn)行了驗(yàn)證。通過(guò)串口通信從功能上表明該系統(tǒng)確實(shí)可行。
標(biāo)簽： FPGA OFDM 基帶 系統(tǒng)研究
上傳用戶：zhangyigenius
·基于MATLAB的可視化凸輪曲線設(shè)計(jì)程序
標(biāo)簽： MATLAB 可視化 凸輪 設(shè)計(jì)程序
上傳時(shí)間： 2013-07-28
上傳用戶：yerik
·詳細(xì)說(shuō)明：本代碼提供了拉普拉斯銳化（邊緣檢測(cè)）的實(shí)例程序和數(shù)據(jù)及結(jié)果
標(biāo)簽： 拉普拉斯 實(shí)例程序 邊緣檢測(cè) 數(shù)據(jù)
上傳時(shí)間： 2013-07-25
上傳用戶：love1314
隨著現(xiàn)場(chǎng)可編程門陣列(FPGA)在工業(yè)中的廣泛應(yīng)用，使得基于FPGA數(shù)字信號(hào)處理的實(shí)現(xiàn)在雷達(dá)信號(hào)處理中有著重要地位。模型化設(shè)計(jì)是一種自頂向下的面向FPGA的快速原型驗(yàn)證法，它不僅降低了FPGA設(shè)計(jì)門檻，而且縮短了開發(fā)周期，提高了設(shè)計(jì)效率。這使得FPGA模型化設(shè)計(jì)成為了FPGA系統(tǒng)設(shè)計(jì)的發(fā)展趨勢(shì)。本文針對(duì)常見(jiàn)雷達(dá)信號(hào)處理模塊的FPGA模型化實(shí)現(xiàn)，在以下幾個(gè)方面展開研究：首先對(duì)基于FPGA的模型化設(shè)計(jì)方法進(jìn)行了研究，給出了模型化設(shè)計(jì)方法的發(fā)展現(xiàn)狀和趨勢(shì)，并對(duì)本文中使用的模型化設(shè)計(jì)方法的軟件工具System Generator和AccelDSP進(jìn)行了介紹。其次使用這兩種軟件工具對(duì)FIR濾波器進(jìn)行了模型化設(shè)計(jì)并同RTL(寄存器傳輸級(jí))設(shè)計(jì)方法進(jìn)行對(duì)比，全面分析了模型化設(shè)計(jì)方法和RTL設(shè)計(jì)方法的優(yōu)缺點(diǎn)。然后在簡(jiǎn)明闡述雷達(dá)信號(hào)處理原理的基礎(chǔ)上，使用System Generator對(duì)數(shù)字下變頻(DDC)、脈沖壓縮、動(dòng)目標(biāo)顯示(MTI)及恒虛警(CFAR)處理等雷達(dá)信號(hào)處理模塊進(jìn)行了自頂向下的模型化設(shè)計(jì)。在Simulink中進(jìn)行了功能仿真驗(yàn)證，生成了HDL代碼，并在Xilinx FPGA中進(jìn)行了RTL的時(shí)序仿真分析。關(guān)鍵詞：雷達(dá)信號(hào)處理 FPGA 模型化設(shè)計(jì) System Generator AccelDSP
標(biāo)簽： FPGA 模型 雷達(dá)信號(hào)
上傳用戶：zhangsan123
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<li id="0a8i8"></li>
<strike id="0a8i8"></strike>
