国产日本一区二区三区,亚洲欧美国产不卡,最新国产一区二区

信道化接收

基于FPGA的GSM系統信道編碼技術研究

本論文是以GSM基站系統為對象研究了軟件無線電思想在移動通信中應用的可行性，通過構造一個具有開放性、標準化、模塊化的通用硬件平臺，用軟件來完成各種功能。本文首先從整體上介紹了GSM移動通信系統及其實現過程，通過大量的Matlab仿真詳細論述了GSM蜂窩通信系統中的語音編碼、信道編碼、交織、加密、調制等技術。其次，文中介紹了GSM信道編碼規則，其中重點闡述了CRC、卷積碼和交織碼的基本原理和算法實現，并完成了三者編碼譯碼的軟件設計，采用FPGA技術實現并驗證了設計的正確性。最后，對GMSK調制和解調的原理及特點進行論述，并提出了軟件實現的可行性方案，為下一步的軟件設計打下了堅實的基礎。硬件試驗平臺是軟件實現的基礎，因此，文中進行了詳細的分析與設計，并給出了部分電路設計圖，對相關課題的研究具有一定的指導意義和參考價值。

標簽： FPGA GSM 信道編碼

上傳時間： 2013-04-24

上傳用戶：Yukiseop
DVBT信道編解碼算法研究及FPGA實現

數字通信系統中，在實際信道上傳輸數字信號時，由于信道傳輸特性不理想及噪聲的影響，接收端所收到的數字信號不可避免地會發生錯誤。為了減小誤碼率，提高接收質量，必須采用差錯控制編碼。對于數字視頻通信系統這類高碼率，高要求的系統，為了提供優良的圖象質量，采用差錯控制編碼尤為重要。本文采用的DVB-T系統差錯控制技術是針對于數字視頻通信而設計的，提出了糾錯編碼結合交織技術的實現方案，即RS(204，188，8)截短碼、卷積交織、卷積碼三種技術的級聯。各技術中的參數設計為輸入的MPEG-2傳輸流(TS流)提供了便利，在編碼后可以保持傳輸流的幀結構和同步字節不改變，使接收端的同步捕獲和同步跟蹤成為可能。本文首先簡要介紹了差錯控制技術，DVB-T系統，以及硬件實現所用到的FPGA實現方法。然后分別研究RS碼、卷積交織、卷積碼的編解碼原理，并提出了三類技術的硬件實現方案。其中，重點論述了RS碼解碼的硬件實現。將RS碼解碼分為四個模塊：伴隨式計算，BM迭代，錢搜索和錯誤值計算，分別講述每個模塊的電路設計方案并給出仿真結果。最后，將該差錯控制系統應用于一個輸出速率恒定的實際數字視頻通信系統中，按系統需要，加入了接口電路和速率控制的設計。

標簽： DVBT FPGA 信道編解碼

上傳時間： 2013-04-24

上傳用戶：gcs333
基于ARM和嵌入式Linux的網絡視頻監控系統的設計與研究

隨著社會的發展，網絡視頻監控系統已經成為日常生產生活中的重要輔助設備，應用十分廣泛。當前視頻監控系統正逐步由模擬化走向數字化，隨著視頻壓縮技術和網絡技術的發展，開發新一代的基于計算機網絡和多媒體MPEG-4壓縮算法的視頻監控系統已成為整個行業技術發展的主要方向之一。人們有時會采用DSP與MPEG-4算法結合的方案來實現，也有的部門采用了片上系統(SOC)，但這些不但編程極度復雜，而且成本也過高。本文提出并研究設計了一種基于ARM微處理器S3C2410、MPEG-4專用壓縮芯片MPG440、以嵌入式Linux為操作系統的視頻監控系統方案，不僅開發便捷、成本低廉，而且實時性較好，適應范圍廣。首先，采用軟硬件協同設計的思想提出了系統的總體設計方案，系統的整體架構分為攝像頭、云臺控制器、網絡視頻服務器以及客戶端PC機等四大部分。第二，以三星公司的S3C2410芯片和DAVICOM公司的DM9000以太網接口芯片為硬件核心，對整個系統進行了模塊化的硬件電路的設計。根據S3C2410的特點及系統整體需求，完成了電源復位模塊、晶振模塊、存儲器接口模塊、視頻數據處理模塊、以太網接口模塊、云臺控制模塊等的硬件選型與電路連接。其中，在云臺控制模塊等的電路設計中充分體現了優化設計的技巧，并重點對網絡接口部分和視頻數據處理部分進行了詳細的硬件設計與說明。闡述了整個系統的工作流程。第三，從應用需求出發，選擇嵌入式Linux操作系統作為本系統的軟件平臺，搭建了交叉式的開發環境，對bootloader進行了選擇，并給出了加載步驟。完成了對嵌入式Linux內核的選擇及移植。第四，采用基于任務的設計方法對服務器端的軟件進行了總體設計，主要包括共用程序庫、config配置文件、日志文件以及多個任務等。并對運行于客戶端的軟件設計進行了簡要說明。第五，由于數字視頻傳輸的實時性能和通過網絡傳輸以后客戶端接收的視頻圖像質量在本系統中至關重要，所以本文對傳輸信道和網絡協議進行了優化選擇，并詳細闡述了IP組播技術、流媒體傳輸協議等在圖像傳輸過程中的具體應用。

標簽： Linux ARM 嵌入式網絡視頻

上傳時間： 2013-04-24

上傳用戶：sc965382896
基于FPGA的信道均衡器的設計與實現

在無線通信系統中,信號在傳輸過程中由于多徑效應和信道帶寬的有限性以及信道特性的不完善性導致不可避免地產生碼間串擾(Intersymbol Interference).為了克服碼間串擾所帶來的信號畸變,則必須在接收端增加均衡器,以補償信道特性,正確恢復發送序列.盲均衡器由于不需要訓練序列,僅利用接收信號的統計特性就能對信道特性進行均衡,消除碼間串擾,成為近年來通信領域研究的熱點課題.本課題采用已經取得了很多研究成果的Bussgang類盲均衡算法,主要因為它的計算復雜度小,便于實時實現,具有較好的性能.本文探討了以FPGA(Field Programmable Gates Array)為平臺,使用Verilog HDL(Hardware Description Language)語言設計并實現基于Bussgang類型算法的盲均衡器的硬件系統.本文簡要介紹了Bussgang類型盲均衡算法中的判決引導LMS(DDLMS)和常模(CMA)兩種算法和FPGA設計流程.并詳細闡述了基于FPGA的信道盲均衡器的設計思想、設計結構和Verilog設計實現,以及分別給出了各個模塊的結構框圖以及驗證結果.本課題所設計和實現的信道盲均衡器,為電子設計自動化(EDA)技術做了有益的探索性嘗試,對今后無線通信系統中的單芯片可編程系統(SOPC)的設計運用有著積極的借鑒意義.

標簽： FPGA 信道均衡器

上傳時間： 2013-07-25

上傳用戶：cuibaigao
突發OFDM系統接收機同步算法設計及其FPGA實現

目前,以互聯網業務為代表的網絡應用,正快速地向包括數據、語音、圖像的綜合寬帶多媒體方向發展,構建寬帶化、大容量、全業務、智能化的現代通信網絡已成為大勢所趨.寬帶無線接入(BWA)憑借其組網快速靈活、運營維護方便及成本較低等競爭優勢,迅速成為市場熱點,各種微波、無線通信領域的先進手段和方法不斷引入,各種寬帶無線接入技術迅速涌現.由于BWA要用于非視距傳輸,所以必須考慮無線信道的多經效應.而OFDM技術憑借著魯棒的對抗頻率選擇性衰落能力和極高頻譜效率引起了學術界和工業界的高度重視.其基本思想是把調制在單載波上的高速串行數據流,分成多路低速的數據流,調制到多個正交載波上并行傳輸,這樣在傳輸時,雖然整個信道是頻率選擇性衰落,但是各個子信道卻是平坦衰落,有效對抗了多經效應,同時由于各個子載波是正交的,極大提高了頻譜效率.可以預料的是,隨著通信系統將向基于IPv6核心網的全IP包的傳輸方向發展,越來越多的通信系統將具有"突發模式"的特征.本文關注的正是突發OFDM系統接收機設計和實現.由于IEEE 802.11a無線局域網是OFDM技術第一次真正的應用于突發系統,實現了面向IP的無線寬帶傳輸,所以基于IEEE 802.11a的突發OFDM系統有著重要的借鑒和研究價值,本文也正是圍繞著這個中心而展開.本文的各章節安排如下:在第一章中主要介紹OFDM的技術原理和在寬帶無線接入中的應用,同時引出本文所關注的突發OFDM接收機設計.在第二章中先介紹了相干接收和信道估計的概念,重點分析了本文所采用的WLAN信道模型和信道估計算法,然后在得到同步誤差表達式的基礎上,先用星座圖直觀的表現OFDM系統中各種同步誤差的影響,再從信噪比損失的角度對符種同步誤差進行分析.第三章是本文的重點之一,在本章中對基于IEEE 802.11a的各種同步算法包括幀檢測和符號定時、載波同步和采樣時鐘同步進行仿真和比較,并針對適合FPGA實現的同步算法進行了重點的分析.第四章也是本文的重點之一,提出了整個OFDM系統平臺的硬件結構和基于IEEE 802.11a的接收機FPGA設計方案,然后從整體上介紹了接收機的實現結構,并給出了接收機各個模塊的具體設計,最后對整個系統調試過程和測試結果進行了分析.

標簽： OFDM FPGA 接收機

上傳時間： 2013-04-24

上傳用戶：zhoujunzhen
無線擴頻集成電路開發中信道編解碼技術研究與FPGA實現

本論文主要對無線擴頻集成電路設計中的信道編解碼算法進行研究并對其FPGA實現思路和方法進行相關研究。近年來無線局域網IEEE802.11b標準建議物理層采用無線擴頻技術，所以開發一套擴頻通信芯片具有重大的現實意義。無線擴頻通信系統與常規通信相比，具有很強的抗干擾能力，并具有信息蔭蔽、多址保密通信等特點。無線信道的特性較復雜，因此在無線擴頻集成電路設計中，加入信道編碼是提高芯片穩定性的重要方法。在了解擴頻通信基本原理的基礎上，本文提出了“串聯級聯碼+兩次交織”的信道編碼方案。串聯的級聯碼由外碼——(15，9，4)里德-所羅門(Reed-Solomon)碼，和內碼-(2，1，3)卷積碼構成，交織則采用交織深度為4的塊交織。重點對RS碼的時域迭代譯碼算法和卷積碼的維特比譯碼算法進行了詳細的討論，并完成信道編譯碼方案的性能仿真及用FPGA實現的方法。計算機仿真的結果表明，采用此信道編碼方案可以較好的改善現有仿真系統的誤符號率。本論文的內容安排如下：第一章介紹了無線擴頻通信技術的發展狀態以及國內外開發擴頻通信芯片的現狀，并給出了本論文的研究內容和安排。第二章主要介紹了擴頻通信的基本原理，主要包括擴頻通信的定義、理論基礎和分類，直接序列擴頻通信方式的數學模型。第三章介紹了基本的信道編碼原理，信道編碼的分類和各自的特點。第四章給出了本課題選擇的信道編碼方案——“串聯級聯碼+兩次交織”，詳細討論了方案中里德-所羅門(Reed-Solomon)碼和卷積碼的基本原理、編碼算法和譯碼算法。最后給出編碼方案的實際參數。第五章對第四章提出的編碼方案進行了性能仿真。第六章結合項目實際，討論了FPGA開發基帶擴頻通信系統的設計思路和方法。首先對FPGA開發流程以及實際開發的工具進行了簡要的介紹，然后給出了擴頻通信系統的總體設計。對發射和接收子系統中信道編碼、解碼等相關功能模塊的實現原理和方法進行分析。第七章對論文的工作進行總結。

標簽： FPGA 無線擴頻信道編解技術研究

上傳時間： 2013-07-18

上傳用戶：hbsunhui
無線信道仿真和均衡器的FPGA設計與實現

本文主要介紹了基于FPGA的無線信道盲均衡器的設計與實現,在算法上選擇了比較成熟的DDLMS和CMA相結合的算法,結構上采用四路正交FIR濾波器模型.在設計的過程中我們采取了用MATLAB進行算法仿真,VerilogHDL語言進行FPGA設計的策略.在硬件描述語言的設計流程中,信道盲均衡器運用了Top-Down的模塊化設計方法,大大縮短了設計周期,提高了系統的穩定性和可擴展性.測試結果表明均衡器所有的性能指標均達到預定目標,且工作性能良好,均衡效果較為理想,能夠滿足指標要求.本課題所設計和實現的信道盲均衡器,為FPGA芯片設計技術做了有益的探索性嘗試,對今后無線通信系統中的單芯片可編程系統(SOPC)的設計運用有著積極的借鑒意義.

標簽： FPGA 無線信道仿真均衡器

上傳時間： 2013-05-28

上傳用戶：huyiming139
基于FPGA的GSM系統信道編碼技術研究

本論文是以GSM基站系統為對象研究了軟件無線電思想在移動通信中應用的可行性，通過構造一個具有開放性、標準化、模塊化的通用硬件平臺，用軟件來完成各種功能。本文首先從整體上介紹了GSM移動通信系統及其實現過程，通過大量的Matlab仿真詳細論述了GSM蜂窩通信系統中的語音編碼、信道編碼、交織、加密、調制等技術。其次，文中介紹了GSM信道編碼規則，其中重點闡述了CRC、卷積碼和交織碼的基本原理和算法實現，并完成了三者編碼譯碼的軟件設計，采用FPGA技術實現并驗證了設計的正確性。最后，對GMSK調制和解調的原理及特點進行論述，并提出了軟件實現的可行性方案，為下一步的軟件設計打下了堅實的基礎。硬件試驗平臺是軟件實現的基礎，因此，文中進行了詳細的分析與設計，并給出了部分電路設計圖，對相關課題的研究具有一定的指導意義和參考價值。

標簽： FPGA GSM 信道編碼

上傳時間： 2013-07-11

上傳用戶：plsee
基于FPGA實現DVBS信道編碼及調制

DVB-S(Digital Video Broadcasting bv Satellite)調制器是符合DVB-S協議的數字電視前端設備之一，也滿足我國數字電視衛星廣播標準，該設備可以廣泛應用于數字電視衛星業務和相關數字電視業務。本文主要闡述了基于FPGA實現DVB-S調制器的信道編碼和調制，按功能對DVB-S信道編碼過程進行模塊分解、模塊接口定義，針對每個模塊進行工作原理分析、算法分析、HDL描述、時序仿真及FPGA實現；DVB-S調制器的核心是信道編碼和調制部分，利用FPGA在數字信號處理方面的優勢，本文重點對其中的幾個關鍵模塊，包括RS編碼、卷積交織器和卷積穿孔編碼等的實現算法進行了比較詳細的分析，并通過HDL描述和時序仿真來驗證算法正確性；對FPGA各模塊的資源進行了估計、利用Altera公司的Cyclone器件的內部鎖相環實現ASI信號的接收；最后對整機進行了測試，測試結果表明，本文設計的DVB-S調制器技術指標滿足設計要求。

標簽： FPGA DVBS 信道編碼調制

上傳時間： 2013-04-24

上傳用戶：gmh1314
基于FPGA的無線信道仿真器設計與實現

隨著人們對無線通信需求和質量的要求越來越高，無線通信設備的研發也變得越來越復雜，系統測試在整個設備研發過程中所占的比重也越來越大。為了能夠盡快縮短研發周期，測試人員需要在實驗室模擬出無線信道的各種傳播特性，以便對所設計的系統進行調試與測試。無線信道仿真器是進行無線通信系統硬件調試與測試不可或缺的儀器之一。本文設計的無線信道仿真器是以Clarke信道模型為參考，采用基于Jakes模型的改進算法，使用Altera公司的StratixⅡ EP2S180模擬實現了頻率選擇性衰落信道。信道仿真器實現了四根天線數據的上行接收，每根天線由八條可分辨路徑，每條可分辨路徑由64個反射體構成，每根天線可分辨路徑和反射體的數目可以獨立配置。通過對每個反射體初始角度和初始相位的設置，并且保證反射體的角度和相位是均勻分布的隨機數，可以使得同一條路徑不同反射體之間的非相關特性，得到的多徑傳播信道是一個離散的廣義平穩非相關散射模型(WSSUS)。無線信道仿真器模擬了上行數據傳輸環境，上行數據由后臺產生后儲存在單板上的SDRAM中。啟動測試之后，上行數據在CPU的控制下通過信道仿真器，然后送達基帶處理板解調，最后測試數據的誤碼率和誤塊率，從而分析基站的上行接收性能。首先，本文研究了3GPP TS 25.141協議中對通信設備測試的要求和無線信道自身的特點，完成了對無線信道仿真器系統設計方案的吸收和修改。其次，針對FPGA內部資源結構，研究了信道仿真器FPGA實現過程中的困難和資源的消耗，進行了模塊劃分。主要完成了時延模塊、瑞利衰落模塊、背板接口模塊等的RTL級代碼的開發、仿真、綜合和板上調試；完成了FPGA和后臺軟件的聯合調試；完成了兩天線到四天線的改版工作，使FPGA內部的工作頻率翻了一倍，大幅降低了FPGA資源的消耗。最后，在完成無線信道仿真器的硬件設計之后，對無線信道仿真器的測試根據3GPP TS 25.141 V6.13.0協議中的要求進行，即在數據誤塊率(BLER)一定的情況下，對不同信道傳播環境和不同傳輸業務下的信噪比(Eb/No)進行測試，單天線和多天線的測試結果符合協議中規定的信噪比(Eb/No)的要求。

標簽： FPGA 無線信道仿真器

上傳時間： 2013-04-24

上傳用戶：小楊高1