大學(xué)計算機基礎(chǔ)課程 電子技術(shù)實驗 用Multisim2001編寫 實驗內(nèi)容 應(yīng)用運算放大器放大81倍的電路設(shè)計圖
標(biāo)簽： Multisim 2001 實驗 大學(xué)
上傳時間： 2013-12-27
上傳用戶：firstbyte
該文件可用vhdl語言實現(xiàn)時鐘8倍頻，運行環(huán)境可在maxplus2和ise的仿真軟件上
標(biāo)簽： vhdl 語言 實現(xiàn)時鐘 倍頻
上傳時間： 2015-04-28
上傳用戶：gaome
模擬圖像邊緣檢測的C代碼[原創(chuàng)]先把圖像放大K倍，然后檢測邊緣。使用Roberts梯度檢測法。該方法在邊緣附近有失真，產(chǎn)生偽邊緣。
標(biāo)簽： 模擬圖像 C代碼 圖像 放大
上傳時間： 2015-04-29
上傳用戶：1583060504
詳細介紹了開關(guān)電源的設(shè)計,再勵磁回路串接約為勵磁繞組電阻值10倍的附加電阻來構(gòu)成閉合電路，把同步電動機的定子直接接入電網(wǎng)，使之按異步電動機啟動，當(dāng)轉(zhuǎn)速達到亞同步轉(zhuǎn)速（95%）時，再切除附加電阻。
標(biāo)簽： 勵磁 開關(guān)電源 回路 繞組
上傳時間： 2014-01-14
上傳用戶：從此走出陰霾
布斯乘法器的VHDL程序,下載後直接解壓縮複製貼上到你的EDATOOL就可以.
標(biāo)簽： EDATOOL VHDL 乘法器 程序
上傳時間： 2015-05-20
上傳用戶：zycidjl
EDA的工具介紹(WORD檔)<沒有解壓縮密碼>
標(biāo)簽： WORD EDA lt gt
上傳時間： 2013-12-25
上傳用戶：tedo811
全加器的VHDL_CODE和TEST_BENCH 無須解壓縮密碼
標(biāo)簽： TEST_BENCH VHDL_CODE 全加器
上傳時間： 2013-12-22
上傳用戶：hongmo
利用Partition-Ligation algorithm計算生物SNP的單倍型頻率
標(biāo)簽： Partition-Ligation algorithm SNP 計算
上傳時間： 2014-01-09
上傳用戶：朗朗乾坤
基于地址總線接口的四倍頻編碼器信號接口的 FPGA實現(xiàn) Verilog HDL的
標(biāo)簽： Verilog FPGA HDL 接口
上傳時間： 2014-08-12
上傳用戶：ayfeixiao
此程序為方波頻率的檢測和倍頻的程序,希望對大家有點幫助
標(biāo)簽： 程序 方波 倍頻 家
上傳時間： 2014-08-13
上傳用戶：tyler
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
