基于地址總線接口的四倍頻編碼器信號接口的 FPGA實現(xiàn) Verilog HDL的
資源簡介：基于地址總線接口的四倍頻編碼器信號接口的 FPGA實現(xiàn) Verilog HDL的
上傳時間： 2014-08-12
上傳用戶：ayfeixiao
資源簡介：實光電碼盤的輸出數(shù)據(jù)的四倍頻，使碼盤輸出精度提高四倍。
上傳時間： 2014-01-19
上傳用戶：lz4v4
資源簡介：自己編寫的vHDL語言來實現(xiàn)的四倍頻電路，自我感覺還可以，也通過了編譯，如果有需要就下載去看看吧
上傳時間： 2014-01-26
上傳用戶：ruan2570406
資源簡介：頂好用的四倍頻芯片，可實現(xiàn)四細(xì)分、辨向、可逆計數(shù)及緩存功能。
上傳時間： 2017-05-25
上傳用戶：xwd2010
資源簡介：高速、高精度已經(jīng)成為伺服驅(qū)動系統(tǒng)的發(fā)展趨勢，而位置檢測環(huán)節(jié)是決定伺服系統(tǒng)高速、高精度性能的關(guān)鍵環(huán)節(jié)之一。光電編碼器作為伺服驅(qū)動系統(tǒng)中常用的檢測裝置，根據(jù)結(jié)構(gòu)和原理的不同分為增量式和絕對式。本文從原理上對增量式光電編碼器和絕對式光電編碼器做了...
上傳時間： 2013-07-11
上傳用戶：snowkiss2014
資源簡介：Verilog語言實現(xiàn)的Hamming(3,7)編碼器，可用于FPGA實現(xiàn)
上傳時間： 2016-05-09
上傳用戶：lmeeworm
資源簡介：這是四倍頻專用集成電路 SJ0210的使用說明書中文版
上傳時間： 2015-08-05
上傳用戶：ommshaggar
資源簡介：基于kaiser窗的四倍內(nèi)插和兩個半帶濾波器的級聯(lián)
上傳時間： 2017-01-23
上傳用戶：aeiouetla
資源簡介：】文中重點討論基于單片機(jī)的光電脈沖編碼器計數(shù)器的軟件倍頻和辨向原理,并從編碼 盤條紋和位置檢測元件的空間分布原理出發(fā)給出了在編碼器輸出A、B 正交方波的前提下最多只 能4 倍頻的結(jié)論,最后介紹了集倍頻、辨向、計數(shù)于一體的單片機(jī)計數(shù)器原理,該計數(shù)器具...
上傳時間： 2013-12-15
上傳用戶：stampede
資源簡介：】文中重點討論基于單片機(jī)的光電脈沖編碼器計數(shù)器的軟件倍頻和辨向原理,并從編碼 盤條紋和位置檢測元件的空間分布原理出發(fā)給出了在編碼器輸出A、B 正交方波的前提下最多只 能4 倍頻的結(jié)論,最后介紹了集倍頻、辨向、計數(shù)于一體的單片機(jī)計數(shù)器原理,該計數(shù)器具...
上傳時間： 2014-01-07
上傳用戶：watch100
資源簡介：編碼器倍頻、鑒相電路在FPGA中的實現(xiàn)
上傳時間： 2013-11-08
上傳用戶：38553903210
資源簡介：編碼器倍頻、鑒相電路在FPGA中的實現(xiàn)
上傳時間： 2013-10-27
上傳用戶：royzhangsz
資源簡介：pll 的64倍頻 鎖相環(huán)技術(shù)用 實現(xiàn)倍頻 從而達(dá)到對頻率的分頻
上傳時間： 2017-01-03
上傳用戶：yd19890720
資源簡介：基于FPGA的分頻器,可以根據(jù)更改參數(shù),實現(xiàn)不同倍數(shù)的分頻.
上傳時間： 2014-11-18
上傳用戶：songnanhua
資源簡介：基于Verilog HDL 的一個CAN總線IP核。
上傳時間： 2013-12-08
上傳用戶：yy541071797
資源簡介：編碼器信號處理 經(jīng)過倍頻器進(jìn)行四倍頻 后 同時完成鑒相 計數(shù)
上傳時間： 2014-01-22
上傳用戶：懶龍1988
資源簡介：基于STM32F4開發(fā)的四軸飛控板，主要用來實現(xiàn)濾波、平衡、控制等算法的平臺原理圖PCB+源碼
上傳時間： 2022-07-23
上傳用戶：shjgzh
資源簡介：電臺廣播在我們的社會生活中占有重要的地位。隨著我國廣播事業(yè)的發(fā)展，對我國廣播業(yè)開發(fā)技術(shù)、信號的傳輸質(zhì)量和速度提出了更高更新的要求，促使廣播科研人員不斷更新現(xiàn)有技術(shù)，以滿足人民群眾日益增長的需求。 本論文主要分析了現(xiàn)行廣播發(fā)射臺的數(shù)字廣播激勵...
上傳時間： 2013-07-15
上傳用戶：afeiafei309
資源簡介：基于Verilog-HDL的硬件電路的實現(xiàn) 9.2 具有LCD顯示單元的可編程單脈沖發(fā)生器 9.2.1 LCD顯示單元的工作原理 9.2.2 顯示邏輯設(shè)計的思路與流程 9.2.3 LCD顯示單元的硬件實現(xiàn) 9.2.4 可編程單脈沖數(shù)據(jù)的BCD碼化 9.2.5 task的使用...
上傳時間： 2014-06-23
上傳用戶：xc216
資源簡介：基于Verilog HDL的SPI代碼，可在FPGA上實現(xiàn)SPI接口，請大家參考
上傳時間： 2017-05-24
上傳用戶：www240697738
資源簡介：VHDL的四選一選擇器
上傳時間： 2014-01-03
上傳用戶：z1191176801
資源簡介：一個基于FPGA的串口程序,已經(jīng)經(jīng)過驗證,對用FPGA做串口的朋友提供參考和借鑒!
上傳時間： 2015-06-29
上傳用戶：ukuk
資源簡介：Verilog HDL的PLI子程序接口，用于與用戶C程序在2個方向上傳輸數(shù)據(jù)，可用xilinx ISE，quartusii或modelsim仿真，
上傳時間： 2013-12-09
上傳用戶：kr770906
資源簡介：第一章 數(shù)字信號處理、計算、程序、 算法和硬線邏輯的基本概念 第二章 Verilog HDL設(shè)計方法概述 第三章 Verilog HDL的基本語法 第四章 不同抽象級別的Verilog HDL模型 第五章 基本運(yùn)算邏輯和它們的Verilog HDL模型 第六章 運(yùn)算和數(shù)據(jù)流動控制邏輯
上傳時間： 2014-01-27
上傳用戶：sclyutian
資源簡介：基于DSP的fangbo.asm 利用定時器Timer0在XF腳產(chǎn)生周期1s的的方波 此程序采用100Mhz的時鐘頻率，產(chǎn)生的方波
上傳時間： 2014-01-13
上傳用戶：shus521
資源簡介：基于Verilog-HDL的硬件電路的實現(xiàn) 9.1 簡單的可編程單脈沖發(fā)生器 9.1.1 由系統(tǒng)功能描述時序關(guān)系 9.1.2 流程圖的設(shè)計 9.1.3 系統(tǒng)功能描述 9.1.4 邏輯框圖 9.1.5 延時模塊的詳細(xì)描述及仿真 9.1.6 功能模塊Verilog-HDL描述...
上傳時間： 2015-09-16
上傳用戶：chfanjiang
資源簡介：基于Verilog-HDL的硬件電路的實現(xiàn) 9.3 脈沖計數(shù)與顯示 9.3.1 脈沖計數(shù)器的工作原理 9.3.2 計數(shù)模塊的設(shè)計與實現(xiàn) 9.3.3 parameter的使用方法 9.3.4 repeat循環(huán)語句的使用方法 9.3.5 系統(tǒng)函數(shù)$random的使用方法 9.3.6 脈...
上傳時間： 2013-12-14
上傳用戶：jeffery
資源簡介：基于Verilog-HDL的硬件電路的實現(xiàn) 9.4 脈沖頻率的測量與顯示 9.4.1 脈沖頻率的測量原理 9.4.2 頻率計的工作原理 9.4.3 頻率測量模塊的設(shè)計與實現(xiàn) 9.4.4 while循環(huán)語句的使用方法 9.4.5 門控信號發(fā)生模塊的設(shè)計與實現(xiàn) 9...
上傳時間： 2013-12-01
上傳用戶：frank1234
資源簡介：基于Verilog-HDL的硬件電路的實現(xiàn) 9.5 脈沖周期的測量與顯示 9.5.1 脈沖周期的測量原理 9.5.2 周期計的工作原理 9.5.3 周期測量模塊的設(shè)計與實現(xiàn) 9.5.4 forever循環(huán)語句的使用方法 9.5.5 disable禁止語句的使用方法 9....
上傳時間： 2015-09-16
上傳用戶：皇族傳媒
資源簡介：基于Verilog-HDL的硬件電路的實現(xiàn) 9.6 脈沖高電平和低電平持續(xù)時間的測量與顯示 9.6.1 脈沖高電平和低電平持續(xù)時間測量的工作原理 9.6.2 高低電平持續(xù)時間測量模塊的設(shè)計與實現(xiàn) 9.6.3 改進(jìn)型高低電平持續(xù)時間測量模塊的設(shè)計與實現(xiàn) ...
上傳時間： 2013-11-30
上傳用戶：chenlong
