假的 真的被人傳過了 spring2.0中文參考手冊 spring2.0中文參考手冊
標(biāo)簽： spring 2.0 參考手冊
上傳時間： 2016-01-11
上傳用戶：米卡
上窮碧落下黃泉 - 源碼追蹤經(jīng)驗談 (PDF 繁體中文 26頁) 侯捷觀點 剖析名家源碼，是讓自己技術(shù)躍升的捷徑。但是大系統(tǒng)的源碼非常龐大（Unix, Linux, Java, STL, MFC, VCL, Qt...），閱讀要有閱讀的方法。本文從動機、對象、前提、書籍、態(tài)度、工具、方法、瓶頸、價值、附加價值等方向加以討論。
標(biāo)簽： 繁體 家 頁
上傳時間： 2016-01-13
上傳用戶：cooran
這一篇論文的標(biāo)題為「適應(yīng)性BIC-MIMO-OFDM系統(tǒng)的性能分析和接收器設(shè)計」是2007發(fā)表的
標(biāo)簽： BIC-MIMO-OFDM 2007 系統(tǒng) 性能分析
上傳時間： 2016-01-14
上傳用戶：BIBI
需要工具： 1. Python 2.3 以上 2. BOA Constructor Python設(shè)定檔介面程式設(shè)計 這段程式碼主要是把資料儲存到config.txt這個檔案中，我們將資料以 \n[_config_]\n 來作區(qū)隔，以便將來將資料讀出來時可以知道所存放的資料到底是屬於哪一各部分的資料。
標(biāo)簽： Python Constructor config 2.3
上傳時間： 2014-01-17
上傳用戶：zhenyushaw
圖形驅(qū)動程序設(shè)計指南 第1部分 圖形驅(qū)動程序 第2部分 顯示器及視頻微端口驅(qū)動程序 第3部分 打印機驅(qū)動程序及假脫機打印部件 GDI
標(biāo)簽： 驅(qū)動程序 分 GDI 圖形
上傳時間： 2016-01-15
上傳用戶：libinxny
將Verilog設(shè)計轉(zhuǎn)成VHDL設(shè)計的程式
標(biāo)簽： Verilog VHDL 程式
上傳時間： 2016-01-18
上傳用戶：lifangyuan12
將VHDL設(shè)計轉(zhuǎn)換成Verilog設(shè)計的程式
上傳用戶：wkchong
JPEG的硬體設(shè)計採用的是VHDL設(shè)計,有源碼
標(biāo)簽： JPEG VHDL 有源
上傳用戶：agent
一個用c編程的gprs發(fā)送簡訊程式,可設(shè)定手機號碼與簡訊發(fā)送,簡訊使用UCS1編碼格式
標(biāo)簽： gprs UCS1 程式
上傳時間： 2014-01-21
上傳用戶：ls530720646
使用FPGA設(shè)計WiMax接收機之OFDM同步硬體電路(內(nèi)附VHDL code)
標(biāo)簽： WiMax FPGA OFDM VHDL
上傳時間： 2016-01-22
上傳用戶：zhuyibin
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
