国产精品婷婷,一区二区欧美日韩,精品影院一区二区久久久

傾角<b>測量</b>儀

溫度華氏轉(zhuǎn)變攝氏 #include <stdio.h> #include <stdlib.h> enum x {A,B,C,D,E} int main(void)

溫度華氏轉(zhuǎn)變攝氏 #include <stdio.h> #include <stdlib.h> enum x {A,B,C,D,E} int main(void) { int a=73,b=85,c=66 { if (a>=90) printf("a=A等級!!\n") else if (a>=80) printf("73分=B等級!!\n") else if (a>=70) printf("73分=C等級!!\n") else if (a>=60) printf("73分=D等級!!\n") else if (a<60) printf("73分=E等級!!\n") } { if (b>=90) printf("b=A等級!!\n") else if (b>=80) printf("85分=B等級!!\n") else if (b>=70) printf("85分=C等級!!\n") else if (b>=60) printf("85分=D等級!!\n") else if (b<60) printf("85分=E等級!!\n") } { if (c>=90) printf("c=A等級!!\n") else if (c>=80) printf("66分=B等級!!\n") else if (c>=70) printf("66分=C等級!!\n") else if (c>=60) printf("66分=D等級!!\n") else if (c<60) printf("66分=E等級!!\n") } system("pause") return 0 }

標(biāo)簽： include stdlib stdio gt

上傳時間： 2013-12-12

上傳用戶：亞亞娟娟123
給定兩個集合A、B

給定兩個集合A、B，集合內(nèi)的任一元素x滿足1 ≤ x ≤ 109，并且每個集合的元素個數(shù)不大于105。我們希望求出A、B之間的關(guān)系。任　務(wù)　：給定兩個集合的描述，判斷它們滿足下列關(guān)系的哪一種： A是B的一個真子集，輸出“A is a proper subset of B” B是A的一個真子集，輸出“B is a proper subset of A” A和B是同一個集合，輸出“A equals B” A和B的交集為空，輸出“A and B are disjoint” 上述情況都不是，輸出“I m confused!”

標(biāo)簽：

上傳時間： 2017-03-15

上傳用戶：yulg
函數(shù)再現(xiàn)機(jī)構(gòu)設(shè)計(jì) 試設(shè)計(jì)一曲柄搖桿機(jī)構(gòu)

函數(shù)再現(xiàn)機(jī)構(gòu)設(shè)計(jì) 試設(shè)計(jì)一曲柄搖桿機(jī)構(gòu)，再現(xiàn)函數(shù) 要求：輸入構(gòu)件的轉(zhuǎn)角范圍180°，輸出構(gòu)件擺角范圍30°，即：當(dāng)輸入構(gòu)件從a轉(zhuǎn)至a+90時，輸出構(gòu)件從b轉(zhuǎn)至b+30 當(dāng)輸入構(gòu)件從a+90轉(zhuǎn)至a+180時，輸出構(gòu)件從b+30轉(zhuǎn)至b

標(biāo)簽： 機(jī)構(gòu) 函數(shù) 曲柄

上傳時間： 2013-12-17

上傳用戶：英雄
永磁同步電動機(jī)數(shù)字化伺服控制系統(tǒng)的研究.rar

作者在論文中系統(tǒng)地研究了目前新穎的電機(jī)伺服控制系統(tǒng)——永磁同步電動機(jī)及其數(shù)字化伺服控制系統(tǒng)的關(guān)鍵技術(shù)。在理論分析的基礎(chǔ)上，探討了永磁電機(jī)的各種磁路結(jié)構(gòu)對電機(jī)電抗及其它性能的影響，并分別討論了各種結(jié)構(gòu)在不同應(yīng)用場合的優(yōu)缺點(diǎn)，最后選擇了表面凸出式磁路結(jié)構(gòu)，建立了手算電磁設(shè)計(jì)程序，進(jìn)行了多方案的優(yōu)選；探討了引起電動機(jī)轉(zhuǎn)矩波動的原因和減小波動的措施，采用了一系列諸如分?jǐn)?shù)槽、增大氣隙、斜槽、合適的繞組節(jié)距等措施，成功地減小了力矩波動，改善了伺服電動機(jī)低速運(yùn)轉(zhuǎn)特性；在電磁設(shè)計(jì)手算的基礎(chǔ)上，首次采用優(yōu)秀的數(shù)學(xué)工具軟件Mathcad2001進(jìn)行了Windows平臺下的PMSM機(jī)輔設(shè)計(jì)程序的開發(fā)，增加了可視性，并大大簡化了程序的開發(fā)，提高了設(shè)計(jì)效率，快速方便準(zhǔn)確地進(jìn)行了電機(jī)的電磁計(jì)算；應(yīng)用先進(jìn)的AutoCAD 2000繪圖軟件設(shè)計(jì)和繪制了全套電機(jī)結(jié)構(gòu)圖紙；參加了樣機(jī)的全部試驗(yàn)項(xiàng)目，試驗(yàn)結(jié)果達(dá)到了設(shè)計(jì)預(yù)定目標(biāo)，全面滿足了伺服系統(tǒng)用電機(jī)的高效率、高功率因數(shù)、小振動、低噪音、低發(fā)熱、動態(tài)性能良好等苛刻要求。在伺服控制系統(tǒng)部分里，作者探討了永磁同步電動機(jī)磁場定向矢量控制理論，探討了快速電流跟蹤方法的實(shí)現(xiàn)；在永磁同步電動機(jī)數(shù)學(xué)模型的基礎(chǔ)上，建立了基于DSP的永磁同步電動機(jī)磁場定向數(shù)字化伺服控制系統(tǒng)的方案，使用了最新推出的電機(jī)專用DSP芯片TMS320LF2407、功率驅(qū)動IR2130芯片、軸角／數(shù)字量轉(zhuǎn)換RDC-19222芯片及串行通信轉(zhuǎn)換MAX232芯片，在消化了這些芯片的大量手冊和開發(fā)工具的資料后，對整個系統(tǒng)進(jìn)行了軟、硬件設(shè)計(jì)，包括編寫和調(diào)試了部分DSP程序，設(shè)計(jì)和焊接了部分硬件電路板。這些預(yù)研工作為設(shè)計(jì)伺服控制系統(tǒng)數(shù)字化專用控制器打下了基礎(chǔ)。

標(biāo)簽： 永磁同步電動機(jī) 數(shù)字化伺服控制系統(tǒng)

上傳時間： 2013-05-17

上傳用戶：duoshen1989
可重構(gòu)FPGA通訊糾錯進(jìn)化電路及其實(shí)現(xiàn)

ASIC對產(chǎn)品成本和靈活性有一定的要求.基于MCU方式的ASIC具有較高的靈活性和較低的成本,然而抗干擾性和可靠性相對較低,運(yùn)算速度也受到限制.常規(guī)ASIC的硬件具有速度優(yōu)勢和較高的可靠性及抗干擾能力,然而不是靈活性較差,就是成本較高.與傳統(tǒng)硬件(CHW)相比,具有一定可配置特性的場可編程門陣列(FPGA)的出現(xiàn),使建立在可再配置硬件基礎(chǔ)上的進(jìn)化硬件(EHW)成為智能硬件電路設(shè)計(jì)的一種新方法.作為進(jìn)化算法和可編程器件技術(shù)相結(jié)合的產(chǎn)物,可重構(gòu)FPGA的研究屬于EHW的研究范疇,是研究EHW的一種具體的實(shí)現(xiàn)方法.論文認(rèn)為面向分類的專用類可重構(gòu)FPGA(ASR-FPGA)的研究,可使可重構(gòu)電路粒度劃分的針對性更強(qiáng)、設(shè)計(jì)更易實(shí)現(xiàn).論文研究的可重構(gòu)FPGA的BCH通訊糾錯碼進(jìn)化電路是一類ASR-FPGA電路的具體方法,具有一定的實(shí)用價值.論文所做的工作主要包括:(1)BCH編譯碼電路的設(shè)計(jì)——求取實(shí)驗(yàn)用BCH碼的生成多項(xiàng)式和校驗(yàn)多項(xiàng)式及其相應(yīng)的矩陣并構(gòu)造實(shí)驗(yàn)用BCH碼;(2)建立基于可重構(gòu)FPGA的基核——構(gòu)造具有可重構(gòu)特性的硬件功能單元,以此作為可重構(gòu)BCH碼電路的設(shè)計(jì)基礎(chǔ);(3)構(gòu)造實(shí)現(xiàn)可重構(gòu)BCH糾錯碼電路的方法——建立可重構(gòu)糾錯碼硬件電路算法并進(jìn)行實(shí)驗(yàn)驗(yàn)證;(4)在可重構(gòu)糾錯碼電路基礎(chǔ)上,構(gòu)造進(jìn)化硬件控制功能塊的結(jié)構(gòu),完成各進(jìn)化RLA控制模塊的驗(yàn)證和實(shí)現(xiàn).課題是將可重構(gòu)BCH碼的編譯碼電路的實(shí)現(xiàn)作為一類ASR-FPGA的研究目標(biāo),主要成果是根據(jù)可編程邏輯電路的特點(diǎn),選擇一種可編程樹的電路模型,并將它作為可重構(gòu)FPGA電路的基核T;通過對循環(huán)BCH糾錯碼的構(gòu)造原理和電路結(jié)構(gòu)的研究,將基核模型擴(kuò)展為能滿足糾錯碼電路需要的糾錯碼基本功能單元T;以T作為再劃分的基本單元,對FPGA進(jìn)行"格式化",使T規(guī)則排列在FPGA上,通過對T的控制端的不同配置來實(shí)現(xiàn)糾錯碼的各個功能單元;在可重構(gòu)基核的基礎(chǔ)上提出了糾錯碼重構(gòu)電路的嵌套式GA理論模型,將嵌套式GA的染色體串作為進(jìn)化硬件描述語言,通過轉(zhuǎn)換為相應(yīng)的VHDL語言描述以實(shí)現(xiàn)硬件電路;采用RLA模型的有限狀態(tài)機(jī)FSM方式實(shí)現(xiàn)了可重構(gòu)糾錯碼電路的EHW的各個控制功能塊.在實(shí)驗(yàn)方面,利用Xilinx FPGA開發(fā)系統(tǒng)中的VHDL語言和電路圖相結(jié)合的設(shè)計(jì)方法建立了循環(huán)糾錯碼基核單元的可重構(gòu)模型,進(jìn)行循環(huán)糾錯BCH碼的電路和功能仿真,在Xilinx公司的Virtex600E芯片進(jìn)行了FPGA實(shí)現(xiàn).課題在研究模型上選取的是比較基本的BCH糾錯碼電路,立足于解決基于可重構(gòu)FPGA核的設(shè)計(jì)的基本問題.課題的研究成果及其總結(jié)的一套ASR-FPGA進(jìn)化硬件電路的設(shè)計(jì)方法對實(shí)際的進(jìn)化硬件設(shè)計(jì)具有一定的實(shí)際指導(dǎo)意義,提出的基于專用類基核FPGA電路結(jié)構(gòu)的研究方法為新型進(jìn)化硬件的器件結(jié)構(gòu)的設(shè)計(jì)也可提供一種借鑒.

標(biāo)簽： FPGA 可重構(gòu) 通訊糾錯

上傳時間： 2013-07-01

上傳用戶：myworkpost
微電腦型數(shù)學(xué)演算式隔離傳送器

特點(diǎn)：精確度0.1%滿刻度可作各式數(shù)學(xué)演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A|/ 16 BIT類比輸出功能輸入與輸出絕緣耐壓2仟伏特/1分鐘(input/output/power) 寬范圍交直流兩用電源設(shè)計(jì) 尺寸小,穩(wěn)定性高

標(biāo)簽： 微電腦數(shù)學(xué)演算隔離傳送器

上傳時間： 2014-12-23

上傳用戶：ydd3625
微電腦型數(shù)學(xué)演算式雙輸出隔離傳送器

特點(diǎn)(FEATURES) 精確度0.1%滿刻度 (Accuracy 0.1%F.S.) 可作各式數(shù)學(xué)演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A| (Math functioA+B/A-B/AxB/A/B/A&B(Hi&Lo)/|A|/etc.....) 16 BIT 類比輸出功能(16 bit DAC isolating analog output function) 輸入/輸出1/輸出2絕緣耐壓2仟伏特/1分鐘(Dielectric strength 2KVac/1min. (input/output1/output2/power)) 寬范圍交直流兩用電源設(shè)計(jì)(Wide input range for auxiliary power) 尺寸小,穩(wěn)定性高(Dimension small and High stability)

標(biāo)簽： 微電腦數(shù)學(xué)演算輸出隔離傳送器

上傳時間： 2013-11-24

上傳用戶：541657925
單片直接驅(qū)動數(shù)碼管的計(jì)數(shù)器程序

　　a_bit equ 20h ;個位數(shù)存放處　　b_bit equ 21h ;十位數(shù)存放處　　temp equ 22h ;計(jì)數(shù)器寄存器　　star: mov temp,#0 ;初始化計(jì)數(shù)器　　stlop: acall display 　　inc temp 　　mov a,temp 　　cjne a,#100,next ;=100重來　　mov temp,#0 　　next: ljmp stlop 　　;顯示子程序　　display: mov a,temp ;將temp中的十六進(jìn)制數(shù)轉(zhuǎn)換成10進(jìn)制　　mov b,#10 ;10進(jìn)制/10=10進(jìn)制　　div ab 　　mov b_bit,a ;十位在a 　　mov a_bit,b ;個位在b 　　mov dptr,#numtab ;指定查表啟始地址　　mov r0,#4 　　dpl1: mov r1,#250 ;顯示1000次　　dplop: mov a,a_bit ;取個位數(shù) 　　MOVC A,@A+DPTR ;查個位數(shù)的7段代碼　　mov p0,a ;送出個位的7段代碼

標(biāo)簽： 直接驅(qū)動數(shù)碼管計(jì)數(shù)器程序

上傳時間： 2013-11-06

上傳用戶：lx9076
MSP430系列flash型超低功耗16位單片機(jī)

MSP430系列flash型超低功耗16位單片機(jī)MSP430系列單片機(jī)在超低功耗和功能集成等方面有明顯的特點(diǎn)。該系列單片機(jī)自問世以來，頗受用戶關(guān)注。在2000年該系列單片機(jī)又出現(xiàn)了幾個FLASH型的成員，它們除了仍然具備適合應(yīng)用在自動信號采集系統(tǒng)、電池供電便攜式裝置、超長時間連續(xù)工作的設(shè)備等領(lǐng)域的特點(diǎn)外，更具有開發(fā)方便、可以現(xiàn)場編程等優(yōu)點(diǎn)。這些技術(shù)特點(diǎn)正是應(yīng)用工程師特別感興趣的。《MSP430系列FLASH型超低功耗16位單片機(jī)》對該系列單片機(jī)的FLASH型成員的原理、結(jié)構(gòu)、內(nèi)部各功能模塊及開發(fā)方法與工具作詳細(xì)介紹。MSP430系列FLASH型超低功耗16位單片機(jī) 目錄第1章引論1.1 MSP430系列單片機(jī)1.2 MSP430F11x系列1.3 MSP430F11x1系列1.4 MSP430F13x系列1.5 MSP430F14x系列第2章結(jié)構(gòu)概述2.1 引言2.2 CPU2.3 程序存儲器2.4 數(shù)據(jù)存儲器2.5 運(yùn)行控制2.6 外圍模塊2.7 振蕩器與時鐘發(fā)生器第3章系統(tǒng)復(fù)位、中斷及工作模式3.1 系統(tǒng)復(fù)位和初始化3.1.1 引言3.1.2 系統(tǒng)復(fù)位后的設(shè)備初始化3.2 中斷系統(tǒng)結(jié)構(gòu)3.3 MSP430 中斷優(yōu)先級3.3.1 中斷操作--復(fù)位/NMI3.3.2 中斷操作--振蕩器失效控制3.4 中斷處理 3.4.1 SFR中的中斷控制位3.4.2 中斷向量地址3.4.3 外部中斷3.5 工作模式3.5.1 低功耗模式0、1（LPM0和LPM1）3.5.2 低功耗模式2、3（LPM2和LPM3）3.5.3 低功耗模式4（LPM4）22 3.6 低功耗應(yīng)用的要點(diǎn)23第4章存儲空間4.1 引言4.2 存儲器中的數(shù)據(jù)4.3 片內(nèi)ROM組織4.3.1 ROM 表的處理4.3.2 計(jì)算分支跳轉(zhuǎn)和子程序調(diào)用4.4 RAM 和外圍模塊組織4.4.1 RAM4.4.2 外圍模塊--地址定位4.4.3 外圍模塊--SFR4.5 FLASH存儲器4.5.1 FLASH存儲器的組織4.5.2 FALSH存儲器的數(shù)據(jù)結(jié)構(gòu)4.5.3 FLASH存儲器的控制寄存器4.5.4 FLASH存儲器的安全鍵值與中斷4.5.5 經(jīng)JTAG接口訪問FLASH存儲器39第5章 16位CPU5.1 CPU寄存器5.1.1 程序計(jì)數(shù)器PC5.1.2 系統(tǒng)堆棧指針SP5.1.3 狀態(tài)寄存器SR5.1.4 常數(shù)發(fā)生寄存器CG1和CG25.2 尋址模式5.2.1 寄存器模式5.2.2 變址模式5.2.3 符號模式5.2.4 絕對模式5.2.5 間接模式5.2.6 間接增量模式5.2.7 立即模式5.2.8 指令的時鐘周期與長度5.3 指令組概述5.3.1 雙操作數(shù)指令5.3.2 單操作數(shù)指令5.3.3 條件跳轉(zhuǎn)5.3.4 模擬指令的簡短格式5.3.5 其他指令第6章硬件乘法器6.1 硬件乘法器6.2 硬件乘法器操作6.2.1 無符號數(shù)相乘(16位×16位、16位×8位、8位×16位、8位×8位)6.2.2 有符號數(shù)相乘(16位×16位、16位×8位、8位×16位、8位×8位)6.2.3 無符號數(shù)乘加(16位×16位、16位×8位、8位×16位、8位×8位)6.2.4 有符號數(shù)乘加(16位×16位、16位×8位、8位×16位、8位×8位)6.3 硬件乘法器寄存器6.4 硬件乘法器的軟件限制6.4.1 尋址模式6.4.2 中斷程序6.4.3 MACS第7章基礎(chǔ)時鐘模塊7.1 基礎(chǔ)時鐘模塊7.2 LFXT1與XT27.2.1 LFXT1振蕩器7.2.2 XT2振蕩器7.2.3 振蕩器失效檢測7.2.4 XT振蕩器失效時的DCO7.3 DCO振蕩器7.3.1 DCO振蕩器的特性7.3.2 DCO調(diào)整器7.4 時鐘與運(yùn)行模式7.4.1 由PUC啟動7.4.2 基礎(chǔ)時鐘調(diào)整7.4.3 用于低功耗的基礎(chǔ)時鐘特性7.4.4 選擇晶振產(chǎn)生MCLK7.4.5 時鐘信號的同步7.5 基礎(chǔ)時鐘模塊控制寄存器7.5.1 DCO時鐘頻率控制7.5.2 振蕩器與時鐘控制寄存器7.5.3 SFR控制位第8章輸入輸出端口8.1 引言8.2 端口P1、P28.2.1 P1、P2的控制寄存器8.2.2 P1、P2的原理8.2.3 P1、P2的中斷控制功能8.3 端口P3、P4、P5和P68.3.1 端口P3、P4、P5和P6的控制寄存器8.3.2 端口P3、P4、P5和P6的端口邏輯第9章看門狗定時器WDT9.1 看門狗定時器9.2 WDT寄存器9.3 WDT中斷控制功能9.4 WDT操作第10章 16位定時器Timer_A10.1 引言10.2 Timer_A的操作10.2.1 定時器模式控制10.2.2 時鐘源選擇和分頻10.2.3 定時器啟動10.3 定時器模式10.3.1 停止模式10.3.2 增計(jì)數(shù)模式10.3.3 連續(xù)模式10.3.4 增/減計(jì)數(shù)模式10.4 捕獲/比較模塊10.4.1 捕獲模式10.4.2 比較模式10.5 輸出單元10.5.1 輸出模式10.5.2 輸出控制模塊10.5.3 輸出舉例10.6 Timer_A的寄存器10.6.1 Timer_A控制寄存器TACTL10.6.2 Timer_A寄存器TAR10.6.3 捕獲/比較控制寄存器CCTLx10.6.4 Timer_A中斷向量寄存器10.7 Timer_A的UART應(yīng)用第11章 16位定時器Timer_B11.1 引言11.2 Timer_B的操作11.2.1 定時器長度11.2.2 定時器模式控制11.2.3 時鐘源選擇和分頻11.2.4 定時器啟動11.3 定時器模式11.3.1 停止模式11.3.2 增計(jì)數(shù)模式11.3.3 連續(xù)模式11.3.4 增/減計(jì)數(shù)模式11.4 捕獲/比較模塊11.4.1 捕獲模式11.4.2 比較模式11.5 輸出單元11.5.1 輸出模式11.5.2 輸出控制模塊11.5.3 輸出舉例11.6 Timer_B的寄存器11.6.1 Timer_B控制寄存器TBCTL11.6.2 Timer_B寄存器TBR11.6.3 捕獲/比較控制寄存器CCTLx11.6.4 Timer_B中斷向量寄存器第12章 USART通信模塊的UART功能12.1 異步模式12.1.1 異步幀格式12.1.2 異步通信的波特率發(fā)生器12.1.3 異步通信格式12.1.4 線路空閑多機(jī)模式12.1.5 地址位多機(jī)通信格式12.2 中斷和中斷允許12.2.1 USART接收允許12.2.2 USART發(fā)送允許12.2.3 USART接收中斷操作12.2.4 USART發(fā)送中斷操作12.3 控制和狀態(tài)寄存器12.3.1 USART控制寄存器UCTL12.3.2 發(fā)送控制寄存器UTCTL12.3.3 接收控制寄存器URCTL12.3.4 波特率選擇和調(diào)整控制寄存器12.3.5 USART接收數(shù)據(jù)緩存URXBUF12.3.6 USART發(fā)送數(shù)據(jù)緩存UTXBUF12.4 UART模式，低功耗模式應(yīng)用特性12.4.1 由UART幀啟動接收操作12.4.2 時鐘頻率的充分利用與UART的波特率12.4.3 多處理機(jī)模式對節(jié)約MSP430資源的支持12.5 波特率計(jì)算第13章 USART通信模塊的SPI功能13.1 USART同步操作13.1.1 SPI模式中的主模式13.1.2 SPI模式中的從模式13.2 中斷與控制功能 13.2.1 USART接收/發(fā)送允許位及接收操作13.2.2 USART接收/發(fā)送允許位及發(fā)送操作13.2.3 USART接收中斷操作13.2.4 USART發(fā)送中斷操作13.3 控制與狀態(tài)寄存器13.3.1 USART控制寄存器13.3.2 發(fā)送控制寄存器UTCTL13.3.3 接收控制寄存器URCTL13.3.4 波特率選擇和調(diào)制控制寄存器13.3.5 USART接收數(shù)據(jù)緩存URXBUF13.3.6 USART發(fā)送數(shù)據(jù)緩存UTXBUF第14章比較器Comparator_A14.1 概述14.2 比較器A原理14.2.1 輸入模擬開關(guān)14.2.2 輸入多路切換14.2.3 比較器14.2.4 輸出濾波器14.2.5 參考電平發(fā)生器14.2.6 比較器A中斷電路14.3 比較器A控制寄存器14.3.1 控制寄存器CACTL114.3.2 控制寄存器CACTL214.3.3 端口禁止寄存器CAPD14.4 比較器A應(yīng)用14.4.1 模擬信號在數(shù)字端口的輸入14.4.2 比較器A測量電阻元件14.4.3 兩個獨(dú)立電阻元件的測量系統(tǒng)14.4.4 比較器A檢測電流或電壓14.4.5 比較器A測量電流或電壓14.4.6 測量比較器A的偏壓14.4.7 比較器A的偏壓補(bǔ)償14.4.8 增加比較器A的回差第15章模數(shù)轉(zhuǎn)換器ADC1215.1 概述15.2 ADC12的工作原理及操作15.2.1 ADC內(nèi)核15.2.2 參考電平15.3 模擬輸入與多路切換15.3.1 模擬多路切換15.3.2 輸入信號15.3.3 熱敏二極管的使用15.4 轉(zhuǎn)換存儲15.5 轉(zhuǎn)換模式15.5.1 單通道單次轉(zhuǎn)換模式15.5.2 序列通道單次轉(zhuǎn)換模式15.5.3 單通道重復(fù)轉(zhuǎn)換模式15.5.4 序列通道重復(fù)轉(zhuǎn)換模式15.5.5 轉(zhuǎn)換模式之間的切換15.5.6 低功耗15.6 轉(zhuǎn)換時鐘與轉(zhuǎn)換速度15.7 采樣15.7.1 采樣操作15.7.2 采樣信號輸入選擇15.7.3 采樣模式15.7.4 MSC位的使用15.7.5 采樣時序15.8 ADC12控制寄存器15.8.1 控制寄存器ADC12CTL0和ADC12CTL115.8.2 轉(zhuǎn)換存儲寄存器ADC12MEMx15.8.3 控制寄存器ADC12MCTLx15.8.4 中斷標(biāo)志寄存器ADC12IFG.x和中斷允許寄存器ADC12IEN.x15.8.5 中斷向量寄存器ADC12IV15.9 ADC12接地與降噪第16章 FLASH型芯片的開發(fā)16.1 開發(fā)系統(tǒng)概述16.1.1 開發(fā)技術(shù)16.1.2 MSP430系列的開發(fā)16.1.3 MSP430F系列的開發(fā)16.2 FLASH型的FET開發(fā)方法16.2.1 MSP430芯片的JTAG接口16.2.2 FLASH型仿真工具16.3 FLASH型的BOOT ROM16.3.1 標(biāo)準(zhǔn)復(fù)位過程和進(jìn)入BSL過程16.3.2 BSL的UART協(xié)議16.3.3 數(shù)據(jù)格式16.3.4 退出BSL16.3.5 保護(hù)口令16.3.6 BSL的內(nèi)部設(shè)置和資源附錄A 尋址空間附錄B 指令說明B.1 指令匯總B.2 指令格式B.3 不增加ROM開銷的模擬指令B.4 指令說明（字母順序）B.5 用幾條指令模擬的宏指令附錄C MSP430系列單片機(jī)參數(shù)表附錄D MSP430系列單片機(jī)封裝形式附錄E MSP430系列器件命名

標(biāo)簽： flash MSP 430 超低功耗

上傳時間： 2014-04-28

上傳用戶：sssnaxie
labview中文教程

第八章　labview的編程技巧　　本章介紹局部變量、全局變量、屬性節(jié)點(diǎn)和其他一些有助于提高編程技巧的問題，恰當(dāng)?shù)剡\(yùn)用這些技巧可以提高程序的質(zhì)量。８．１　局部變量嚴(yán)格的語法盡管可以保證程序語言的嚴(yán)密性，但有時它也會帶來一些使用上的不便。在labview這樣的數(shù)據(jù)流式的語言中，將變量嚴(yán)格地分為控制器（Control）和指示器（Indicator），前者只能向外流出數(shù)據(jù)，后者只能接受流入的數(shù)據(jù)，反過來不行。在一般的代碼式語言中，情況不是這樣的。例如我們有變量a、b和c，只要需要我們可以將a的值賦給b，將b的值賦給c等等。前面所介紹的labview內(nèi)容中，只有移位積存器即可輸入又可輸出。另外，一個變量在程序中可能要在多處用到，在圖形語言中勢必帶來過多連線，這也是一件煩人的事。還有其他需要，因此labview引入了局部變量。

標(biāo)簽： labview 教程

上傳時間： 2013-10-27

上傳用戶：xieguodong1234