波前處理機是自適應光學系統中實時信號處理和運算的核心，隨著自適應光學系統得發展，波前傳感器的采樣頻率越來越高，這就要求波前處理機必須有更強的數據處理能力以保證系統的實時性。在整個波前處理機的工作流程中，對CCD傳來的實時圖像數據進行實時處理是第一步，也是十分重要的一步。如果不能保證圖像處理的實時性，那么后續的處理過程都無從談起。因此，研制高性能的圖像處理平臺，對波前處理機性能的提高具有十分重要的意義。 論文介紹了本研究課題的背景以及國內外圖像處理技術的應用和發展狀況，接著介紹了傳統的專用和通用圖像處理系統的結構、特點和模型，并通過分析DSP芯片以及DSP系統的特點，提出了基于DSP和FPGA芯片的實時圖像處理系統。該系統不同于傳統基于PC機模式的圖像處理系統，發揮了DSP和FPGA兩者的優勢，能更好地提高圖像處理系統實時性能，同時也最大可能地降低成本。 論文根據圖像處理系統的設計目的、應用需求確定了器件的選型。介紹了主要的器件，接著從系統架構、邏輯結構、硬件各功能模塊組成等方面詳細介紹了DSP+FPGA圖像處理系統硬件設計，并分析了包括各種參數指標選擇、連接方式在內的具體設計方法以及應該注意的問題。 論文在闡述傳輸線理論的基礎上，在制作PCB電路板的過程中，針對高速電路設計中易出現的問題，詳細分析了高速PCB設計中的信號完整性問題，包括反射、串擾等，說明了高速PCB的信號完整性、電源完整性和電磁兼容性問題及其解決方法，進行了一定的理論和技術探討和研究。 論文還介紹了基于FPGA的邏輯設計，包括了圖像采集模塊的工作原理、設計方案和SDRAM控制器的設計，介紹了SDRAM的基本操作和工作時序，重點闡述系統中可編程器件內部模塊化SDRAM控制器的設計及仿真結果。 論文最后描述了硬件系統的測試及調試流程，并給出了部分的調試結果。 該系統主要優點有：實時性、高速性。硬件設計的執行速度，在高速DSP和FPGA中實現信號處理算法程序，保證了系統實時性的實現；性價比高。自行研究設計的電路及硬件系統比較好的解決了高速實時圖像處理的需求。
上傳時間： 2013-05-30
上傳用戶：fxf126@126.com
衛星導航定位系統可以為公路、鐵路、空中和海上的交通運輸工具提供導航定位服務。它能夠軍民兩用，戰略作用與商業利益并舉。只要持有便攜式接收機，則無論身處陸地、海上還是空中，都能收到衛星發出的特定信號。接收機選取至少四顆衛星發出的信號進行分析，就能確定接收機持有者的位置。 GPS導航定位接收機的理論基礎即是擴頻通信理論，擴頻通信技術與常規的通信技術相比，具有低截獲率，強抗噪聲，抗干擾性，具有信息隱蔽和多址通信等特點，目前己從軍事領域向民用領域迅速發展，成為進入信息時代的高新技術通信傳輸方式之一。擴頻通信技術中，最常見的是直接序列擴頻通信(DSSS)系統，本文所研究的就是這一類系統。 目前在衛星信號的捕獲上一般使用兩種方法：順序捕獲方法(時域法，基于大規模并行相關器)和并行捕獲方法(頻域法，基于FFT)。本文在第二章分別分析了現有順序捕獲和并行捕獲技術的原理，并給出了它們的優缺點。 本文第三章對長碼的直接捕獲進行了深入的研究，基于對國內外相關文獻中長碼直捕方法的分析與對比，并且結合在實際過程中硬件資源需求的考慮，應用了基于分段補零循環相關和FFT搜索頻偏的直捕方法。此方法大大減少了計算量，加快了信號捕獲的速度。本方法利用FFT實現接收信號與本地長碼的并行相關，同時完成頻偏的搜索，將傳統的二維搜索轉換為并行的一維搜索，從而能快速實現長碼捕獲。 GPS信號十分微弱，靈敏度低，在戰場環境下，GPS接收機會面臨各種人為的干擾。如何從復雜的干擾信號中實現對GPS信號的捕獲，即抗干擾技術的研究，是GPS也是本文研究一個的方面。第四章即研究了GPS接收機干擾抑制算法，在強干擾環境下，需要借助信號處理技術在不增加信號帶寬的條件下提高系統的抗干擾能力，以保證后續捕獲跟蹤模塊有充足的處理增益。 本文在第五章給出了GPS接收機長碼捕獲以及干擾抑制的FPGA實現方案，并對各主要子模塊進行了詳細地分析。基本型接收機中長碼捕獲采用頻域方法，選用Altera StratixⅡ EP2S180芯片實現；抗干擾型接收機中選用Xilinx xc4vlx100芯片。實現了各模塊的單獨測試和整個系統的聯調，通過聯調驗證，本文提出的長碼直接捕獲方法正確、可行。 本文提出的長碼直捕方法可以在不需要C/A碼輔助捕獲下完成對長碼的直接捕獲，可以應用于GPS接收機，監測站接收機的同步等，對我國自主研發導航定位接收機也有重大的現實及經濟意義。
上傳時間： 2013-06-18
上傳用戶：wang5829
文章開篇提出了開發背景。認為現在所廣泛應用的開關電源都是基于傳統的分立元件組成的。它的特點是頻率范圍窄、電力小、功能少、器件多、成本較高、精度低，對不同的客戶要求來“量身定做”不同的產品，同時幾乎沒有通用性和可移植性。在電子技術飛速發展的今天，這種傳統的模擬開關電源已經很難跟上時代的發展步伐。 隨著DSP、ASIC等電子器件的小型化、高速化，開關電源的控制部分正在向數字化方向發展。由于數字化，使開關電源的控制部分的智能化、零件的共通化、電源的動作狀態的遠距離監測成為了可能，同時由于它的智能化、零件的共通化使得它能夠靈活地應對不同客戶的需求，這就降低了開發周期和成本。依靠現代數字化控制和數字信號處理新技術，數字化開關電源有著廣闊的發展空間。 在數字化領域的今天，最后一個沒有數字化的堡壘就是電源領域。近年來，數字電源的研究勢頭與日俱增，成果也越來越多。雖然目前中國制造的開關電源占了世界市場的80％以上，但都是傳統的比較低端的模擬電源。高端市場上幾乎沒有我們份額。 本論文研究的主要內容是在傳統開關電源模擬調節器的基礎上，提出了一種新的數字化調節器方案，即基于DSP和FPGA的數字化PID調節器。論文對系統方案和電路進行了較為具體的設計，并通過測試取得了預期結果。測試證明該方案能夠適合本行業時代發展的步伐，使系統電路更簡單，精度更高，通用性更強。同時該方案也可用于相關領域。 本文首先分析了國內外開關電源發展的現狀，以及研究數字化開關電源的意義。然后提出了數字化開關電源的總體設計框圖和實現方案，并與傳統的開關電源做了較為詳細的比較。本論文的設計方案是采用DSP技術和FPGA技術來做數字化PID調節，通過數字化PID算法產生PWM波來控制斬波器，控制主回路。從而取代傳統的模擬PID調節器，使電路更簡單，精度更高，通用性更強。傳統的模擬開關電源是將電流電壓反饋信號做PID調節后--分立元器件構成，采用專用脈寬調制芯片實現PWM控制。電流反饋信號來自主回路的電流取樣，電壓反饋信號來自主回路的電壓采樣。再將這兩個信號分別送至電流調節器和電壓調節器的反相輸入端，用來實現閉環控制。同時用來保證系統的穩定性及實現系統的過流過壓保護、電流和電壓值的顯示。電壓、電流的給定信號則由單片機或電位器提供。再次，文章對各個模塊從理論和實際的上都做了仔細的分析和設計，并給出了具體的電路圖，同時寫出了軟件流程圖以及設計中應該注意的地方。整個系統由DSP板和ADC板組成。DSP板完成PWM生成、PID運算、環境開關量檢測、環境開關量生成以及本地控制。ADC板主要完成前饋電壓信號采集、負載電壓信號采集、負載電流信號采集、以及對信號的一階數字低通濾波。由于整個系統是閉環控制系統，要求采樣速率相當高。本系統采用FPGA來控制ADC，這樣就避免了高速采樣占用系統資源的問題，減輕了DSP的負擔。DSP可以將讀到的ADC信號做PID調節，從而產生PWM波來控制逆變橋的開關速率，從而達到閉環控制的目的。 最后，對數字化開關電源和模擬開關電源做了對比測試，得出了預期結論。同時也提出了一些需要改進的地方，認為該方案在其他相關行業中可以廣泛地應用。模擬控制電路因為使用許多零件而需要很大空間，這些零件的參數值還會隨著使用時間、溫度和其它環境條件的改變而變動并對系統穩定性和響應能力造成負面影響。數字電源則剛好相反，同時數字控制還能讓硬件頻繁重復使用、加快上市時間以及減少開發成本與風險。在當前對產品要求體積小、智能化、共通化、精度高和穩定度好等前提條件下，數字化開關電源有著廣闊的發展空間。本系統來基本上達到了設計要求。能夠滿足較高精度的設計要求。但對于高精度數字化電源，系統還有值得改進的地方，比如改進主控器，提高參考電壓的精度，提高采樣器件的精度等，都可以提高系統的精度。 本系統涉及電子、通信和測控等技術領域，將數字PID算法與電力電子技術、通信技術等有機地結合了起來。本系統的設計方案不僅可以用在電源控制器上，只要是相關的領域都可以采用。
上傳時間： 2013-06-29
上傳用戶：dreamboy36
隨著電子技術和計算機技術的飛速發展，視頻圖像處理技術近年來得到極大的重視和長足的發展，其應用范圍主要包括數字廣播、消費類電子、視頻監控、醫學成像及文檔影像處理等領域。當前視頻圖像處理主要問題是當處理的數據量很大時，處理速度慢，執行效率低。而且視頻算法的軟件和硬件仿真和驗證的靈活性低。 本論文首先根據視頻信號的處理過程和典型視頻圖像處理系統的構成提出了基于FPGA的視頻圖像處理系統總體框圖；其次選擇視頻轉換芯片SAA7113，完成視頻圖像采集模塊的設計，主要分三步完成：1)配置視頻轉換芯片的工作模式，完成視頻轉化芯片SAA7113的初始化：2)通過分析輸出數據流的格式標準，來識別奇偶場信號、場消隱信號和有效行數據的開始和結束信號三種控制信號，并根據控制信號，用Verilog硬件描述語言編程實現圖像數據的采集；3)分析SRAM的讀寫控制時序，采用兩塊SRAM完成圖像數據的存儲。然后編寫軟件測試文件，在ISE Simulator仿真環境進行程序測試與運行，并分析仿真結果，驗證了數據采集和存儲的正確性；最后，對常用視頻圖像算法的MATLAB仿真，選擇適當的算子，采用工具MATLAB、System Generator for DSP和ISE，利用模塊構建方式，搭建視頻算法平臺，實現圖像平滑濾波、銳化濾波算法，在Simulink中仿真并自動生成硬件描述語言和網表，對資源的消耗做簡要分析。 本論文的創新點是采用新的開發環境System Generator for DSP實現視頻圖像算法。這種開發視頻圖像算法的方式靈活性強、設計周期短、驗證方便、是視頻圖像處理發展的必然趨勢。
上傳時間： 2013-05-20
上傳用戶：fudong911
隨著計算機科學在人機交互領域的極大發展，作為人臉信息處理中的一項關鍵技術，人臉檢測現在已經成為模式識別，計算機視覺和人機交互領域不可缺少的一部分。但是，人臉檢測算法存在計算量大、速度慢等缺點。軟件實現方式無法達到實時處理要求，而現有的硬件實現需要占用大量硬件資源。 本文針對現有人臉檢測硬件實現的缺點，通過對Adaboost算法和現有硬件結構的分析，提出了雙流水線硬件檢測架構：掃描窗口流水線、特征向量流水線。并在Vertex-II Pro FPGA平臺驗證成功，達到實時檢測的標準。具體工作和創新點包括如下幾點： 介紹了人臉檢測的原理以及人臉檢測經典算法。其中，詳細介紹了Adaboost算法。 對現有的結構進行詳細分析。指出現有各架構的缺點，即資源占用多，檢測速度慢。針對這兩個問題，本文提出了一個適合嵌入式應用的掃描窗口、特征向量雙流水線檢測硬件架構，詳細說明了該架構的工作原理，并在該架構基礎上，通過加入預測加載技術，進一步提高檢測速度。隨后，采用存儲器訪問效率，架構內部存儲單元大小，檢測時間長短，運算單元數量四個標準，詳細比較了新架構和現有架構的差別，顯示出新架構的優勢。 基于提出的架構，給出了Adaboost人臉檢測系統的VLSI實現方案。本文中，采用自頂向下的設計方法將人臉檢測系統分成若干個子模塊，然后對每個子模塊進行詳細的設計和說明，給出了每個子模塊的硬件架構、狀態轉換以及verilog實現后的仿真波形。 采用Xilinx公司的VII Pro FPGA開發板完成人臉檢測系統的硬件驗證。FPGA驗證結果表明對于QCIF分辨率的視頻圖像，人臉檢測系統能夠達到50fps的檢測速度，滿足實時檢測的要求。
上傳時間： 2013-06-15
上傳用戶：1193169035
軟件無線電(Software Radio)具有高度靈活性、開放性，很容易實現與現有和未來多種電臺的兼容，能最大限度的滿足了互聯互通的要求。而基于多相濾波器組的信道化軟件無線電接收技術以其固有的全概率接收、降采樣速率以及其大幅提高運算速率的能力越來越受到重視。本文主要研究了基于現場可編程門陣列(FPGA)的軟件無線電信道化中頻接收技術設計與實現。 首先介紹了軟件無線電的基本概念以及其發展狀況，深入討論了軟件無線電的基本理論，主要介紹了設計中所用到的帶通采樣技術、信號的抽取技術與多相濾波技術。 然后簡要介紹了信道化中頻接收機的射頻(Radio Frequency，RF)前端接收技術，設置寬中頻超外差接收機射頻前端的設計指標，給出了改進的實信號濾波器組低通型實現結構，并依此推導和建立了實信號多相濾波器組信道化中頻接收機的數學模型。 最后基于EP1S80開發平臺實現了實信號多相濾波器組信道化的中頻接收機。給出了多相濾波器、抽取運算、FFT運算、信道劃分以及復乘運算的設計方案。仿真結果表明，該接收機能夠實現對中頻信號的正確接收，驗證了系統設計的可行性。
上傳時間： 2013-05-24
上傳用戶：wyaqy
本文研究的視頻處理系統是上海市科委技術攻關基金項目“計算機視覺及其芯片化實現”的一部分，主要完成計算機視覺系統的一些基本工作，即視頻圖像的采集、預處理和顯示等。 視頻圖像采集和預處理系統以Xilinx公司Virtex-ⅡPro系列的FPGA為核心控制器件，結合視頻模數轉換芯片和VGA顯示器，完成視頻圖像的實時采集、預處理和顯示。采集和顯示部分作為同外界交流信息的渠道，是構成計算機視覺系統必不可少的一部分；圖像預處理則是計算機視覺系統進行高層處理的基礎，優秀的預處理算法能有效改善圖像質量，提高系統分析判斷的準確性。 本文在介紹基于FPGA的視頻采集、預處理系統整體架構的基礎上，圍繞以下四個方面展開了工作： 1.研究并給出了兩種基于FPGA的設計方案用于實現YCrCb色度空間到RGB色度空間的轉換； 2.針對采集的視頻圖像，根據VGA顯示的要求，給出了一種實現圖像去隔行的方案； 3.分析了一系列圖像濾波的預處理算法，如均值濾波、中值濾波和自適應濾波等，在比較和總結各算法特點的基礎上，提出了一種新的適用于處理混合噪聲的濾波算法：混合自適應濾波法； 4.根據算法特點設計了多種采用FPGA實現的圖像濾波算法，并對硬件算法進行RTL級的功能仿真和驗證，還給出了各種濾波算法的實驗結果，在此基礎上對各種算法的效果進行直觀的比較。 文中，預處理算法的實現充分利用了FPGA的片內資源，體現了FPGA在圖像處理方面的特點及優勢。同時，視頻采集和顯示的控制模塊也由同一FPGA芯片實現，從而簡化了系統整體結構。視頻采集和預處理系統在FPGA上的成功實現為“計算機視覺及其芯片化實現”奠定了必要的基礎、提供了一定理論依據。
上傳時間： 2013-07-26
上傳用戶：alia
H.264/AVC是國際電信聯盟與國際標準化組織/國際電工委員會聯合推出的活動圖像編碼標準，簡稱H.264。作為最新的國際視頻編碼標準，H.264/AVC與MPEG-4、H.263等視頻編碼標準相比，性能有了很大的提高，并已在流媒體、數字電視、電話會議、視頻存儲等諸多領域得到廣泛的應用。 本論文的研究課題是基于H.264/AVC視頻編碼標準的CAVLC(Context-based Adaptive Variable Length Coding，基于上下文的自適應可變長編碼)編碼算法研究及FPGA實現。對于變換后的熵編碼，H.264/AVC支持兩種編碼模式：基于上下文的可變長編碼(CAVLC)和基于上下文的自適應算術編碼(CABAC，Context-based Adaptive BinaryArithmetic Coding)。在H.264/AVC中，盡管CAVLC算法也是采用了VLC編碼，但是同以往標準不同，它所有的編碼都是基于上下文進行。這種方法比傳統的查單一表的方法提高了編碼效率，但也增加了設計上的困難。 作者在全面學習H.264/AVC協議和深入研究CAVLC編碼算法的基礎上，確定了并行編碼的CAVLC編碼器結構框圖，并總結出了影響CAVLC編碼器實現的瓶頸。針對這些瓶頸，對CAVLC編碼器中的各個功能模塊進行了優化設計，這些優化設計包括多參考塊的表格預測法、快速查找表法、算術消除法等。最后，用Verilog硬件描述語言對所設計的CAVLC編碼器進行了描述，用EDA軟件對其主要功能模塊進行了仿真，并在Cyclone II系列EP2C20F484的FPGA上驗證了它們的功能。結果表明，該CAVLC編碼器各編碼單元的編碼速度得到了顯著提高且均能滿足實時通信要求，為整個CAVLC編碼器的實時通信提供了良好的基礎。
上傳時間： 2013-06-22
上傳用戶：diamondsGQ
隨著圖像分辨率的越來越高，軟件實現的圖像處理無法滿足實時性的需求；同時FPGA等可編程器件的快速發展使得硬件實現圖像處理變得可行。如今基于FPGA的圖像處理研究成為了國內外的一個熱門領域。 本文在FPGA平臺上，用Verilog HDL實現了一個研究圖像處理算法的可重復配置的硬件模塊架構，架構包括PC機預處理和通信軟件，控制模塊，計算單元，存儲器模塊和通信適配模塊五個部分。其中的計算模塊負責具體算法的實現，根據不同的圖像處理算法可以獨立實現。架構為計算模塊實現了一個可添加、移出接口，不同的算法設計只要符合該接口就可以方便的加入到模塊架構中來進行調試和運行。 在硬件架構的基礎上本文實現了排序濾波，中值濾波，卷積運算及高斯濾波，形態學算子運算等經典的圖像處理算法。討論了FPGA的圖像處理算法的設計方法及優化策略，通過性能分析，FPGA實現圖像處理在時間上比軟件處理有了很大的提高；通過結果的比較，發現FPGA的處理結果達到了軟件處理幾乎同等的效果水平。最后本文在實現較大圖片處理和圖像處理窗口的大小可配置性方面做了一定程度的討論和改進，提高了算法的可用性，同時為進一步的研究提供了更加便利的平臺。 整個設計都是在ISE8.2和ModelSim第三方仿真軟件環境下開發的，在xilinx的Spartan-3E XC3S500E硬件平臺上實現。在軟件仿真過程中利用了ISE8.2自帶仿真工具和ModelSim結合使用。 本課題為制造FPGA的專用圖像處理芯片做了有益的探索性研究，為實現FPGA為核心處理芯片的實時圖像處理系統有著積極的作用。
上傳時間： 2013-07-29
上傳用戶：愛順不順
基于微處理器的數字PID控制器改變了傳統模擬PID控制器參數整定不靈活的問題。但是常規微處理器容易在環境惡劣的情況下出現程序跑飛的問題，如果實現PID軟算法的微處理器因為強干擾或其他原因而出現故障，會引起輸出值的大幅度變化或停止響應。而FPGA的應用可以從本質上解決這個問題。因此，利用FPGA開發技術，實現智能控制器算法的芯片化，使之能夠廣泛的用于各種場合，具有很大的應用意義。 首先分析FPGA的內部結構特點，總結FPGA設計技術及開發流程，指出實現結構優化設計，降低設計難度，是擴展設計功能、提高芯片性能和產品性價比的關鍵。控制系統由四個模塊組成，主要包括核心控制器模塊、輸入輸出模塊以及人機接口。其中控制器部分為系統的關鍵部件。在分析FPGA設計結構類型和特點的基礎上，提出一種基于FPGA改進型并行結構的PID溫度控制器設計方法。在PID算法與FPGA的運算器邏輯映像過程中，采用將補碼的加法器代替減法器設計，增加整數運算結果的位擴展處理，進行不同數據類型的整數歸一化等不同角度的處理方法融合為一體，可以有效地減少邏輯運算部件。應用Ouartus Ⅱ圖形輸入與Verilog HDL語言相結合設計實現了PID控制器，用Modelsim仿真驗證了設計結果的正確性，用Synplify Pro進行電路綜合，在Quaitus Ⅱ軟件中實現布局布線，最后生成FPGA的編程文件。根據控制系統的要求，論文設計完成了12位模數AD轉換器、數據顯示器、按鍵等相關外圍接口電路。 將一階、純滯后、大慣性電阻爐溫作為控制對象，以EP1C3T144 FPGA為核心，構建PID控制系統。在采用Pt100溫度傳感器、分辨率為2℃、最大溫度控制范圍0～400℃的條件下，實驗結果表明，達到無超調的穩定控制要求，為降低FPGA實現PID控制器的設計難度提供了有效的方法。
上傳時間： 2013-06-13
上傳用戶：15071087253
