91精品国产综合久久香蕉的用户体验 ,亚洲一区二区黄色,色偷偷偷在线视频播放

優(yōu)化配置

基于電力電子網(wǎng)絡(luò)的變流系統(tǒng)研究.rar

電力電子系統(tǒng)的集成化是現(xiàn)今電力電子技術(shù)發(fā)展的趨勢(shì)，系統(tǒng)的模塊化和標(biāo)準(zhǔn)化技術(shù)是目前電力電子領(lǐng)域的重要研究方向。研究基于電力電子網(wǎng)絡(luò)的變流系統(tǒng)，對(duì)復(fù)雜電力電子裝置的系統(tǒng)級(jí)集成具有重要意義，是電力電子系統(tǒng)集成技術(shù)的基本組成部分。本文從變流系統(tǒng)的功率流和信息流雙重分布性的角度出發(fā)。對(duì)電力電子系統(tǒng)網(wǎng)絡(luò)（Power Electronics System Network，PES—Net）的模型和變流系統(tǒng)的通信需求進(jìn)行分析，提出實(shí)時(shí)電力電子系統(tǒng)網(wǎng)絡(luò)（Real—time power electronics system network，RT—PES—Net）；并對(duì)基于新網(wǎng)絡(luò)的分布式控制及管理方案和模塊化軟件方案等內(nèi)容進(jìn)行系統(tǒng)的研究，提出基于棧操作的實(shí)時(shí)軟件構(gòu)建方案。本文的研究將為變流系統(tǒng)的控制結(jié)構(gòu)和軟件方案標(biāo)準(zhǔn)化提供參考和理論依據(jù)，為應(yīng)用系統(tǒng)的集成提供解決方案。復(fù)雜中大功率變流系統(tǒng)是網(wǎng)絡(luò)化分布式控制系統(tǒng)的應(yīng)用對(duì)象。首先，論文以復(fù)雜系統(tǒng)為研究對(duì)象，分析了應(yīng)用系統(tǒng)的功率流和信息流在空間結(jié)構(gòu)上的對(duì)偶關(guān)系和雙重分布的特性；在電力電子集成模塊（Power Electronics Building Blocks，PEBB）的基礎(chǔ)上，研究了變流系統(tǒng)的網(wǎng)絡(luò)化分布式控制方案，并得出系統(tǒng)組構(gòu)的初步構(gòu)想，總結(jié)出適合復(fù)雜電力電子系統(tǒng)集成的標(biāo)準(zhǔn)化理論。接著，論文對(duì)電力電子網(wǎng)絡(luò)模型進(jìn)行了研究。分析了現(xiàn)有各類總線網(wǎng)絡(luò)和目前用于電力電子應(yīng)用系統(tǒng)的網(wǎng)絡(luò)，從結(jié)構(gòu)、速率和協(xié)議等各個(gè)方面將兩類網(wǎng)絡(luò)進(jìn)行了系統(tǒng)的對(duì)比。明確了電力電子系統(tǒng)網(wǎng)絡(luò)（PES—Net）的定義，分析并總結(jié)復(fù)雜電力電子實(shí)時(shí)系統(tǒng)所需網(wǎng)絡(luò)必需具備的條件。根據(jù)現(xiàn)有網(wǎng)絡(luò)技術(shù)背景，綜合控制結(jié)構(gòu)和網(wǎng)絡(luò)需求，提出了電力電子系統(tǒng)網(wǎng)絡(luò)（PES—Net）的模型。為滿足變流系統(tǒng)的實(shí)時(shí)控制，論文對(duì)分布式控制結(jié)構(gòu)的通信需求進(jìn)行了研究。以網(wǎng)絡(luò)控制系統(tǒng)（Networked Control System，NCS）為背景，對(duì)變流器系統(tǒng)控制信息延時(shí)因素進(jìn)行了分析；通過對(duì)典型電力電予系統(tǒng)的分析，歸納和總結(jié)了系統(tǒng)的控制功能和控制內(nèi)容，對(duì)系統(tǒng)不同層次的控制任務(wù)進(jìn)行了響應(yīng)時(shí)間需求分析和網(wǎng)絡(luò)的分層配置；通過對(duì)仿真結(jié)果的分析，研究了應(yīng)用系統(tǒng)內(nèi)模塊控制信息延時(shí)對(duì)不同應(yīng)用系統(tǒng)的性能影響和對(duì)開關(guān)頻率的限制。根據(jù)變流系統(tǒng)對(duì)控制延時(shí)的接受程度，將電力電子復(fù)雜系統(tǒng)歸為兩大類：1）零延時(shí)系統(tǒng)；2）定延時(shí)系統(tǒng)。針對(duì)上述兩類系統(tǒng)，論文給出了電力電子網(wǎng)絡(luò)（PES—Net）的通道容量和應(yīng)用系統(tǒng)開關(guān)周期的計(jì)算方法。論文對(duì)開放式、分布式的電力電子系統(tǒng)網(wǎng)絡(luò)（PES—Net）的硬件組成和同步方案進(jìn)行了研究，提出新的實(shí)時(shí)網(wǎng)絡(luò)和系統(tǒng)級(jí)集成方案。根據(jù)主節(jié)點(diǎn)和從節(jié)點(diǎn)的控制任務(wù)需求，分別從功能和系統(tǒng)結(jié)構(gòu)的角度對(duì)開放式網(wǎng)絡(luò)的硬件構(gòu)成進(jìn)行研究；根據(jù)控制系統(tǒng)的接口需求分析，對(duì)節(jié)點(diǎn)的通用性設(shè)計(jì)進(jìn)行重點(diǎn)討論。針對(duì)網(wǎng)絡(luò)的同步問題，本文分析了簡(jiǎn)單有效的解決方法，即基于數(shù)據(jù)結(jié)構(gòu)的同步補(bǔ)償方案；此外，論文提出基于實(shí)時(shí)高速電力電子系統(tǒng)同絡(luò)（RT-PES-Net）的同步方案，研究適合變流器實(shí)時(shí)控制的網(wǎng)絡(luò)結(jié)構(gòu)和相應(yīng)的硬件配置。根據(jù)應(yīng)用控制和通信系統(tǒng)所需的各種操作，論文對(duì)實(shí)時(shí)網(wǎng)絡(luò)的管理進(jìn)行了討論，研究了信息幀管理和相應(yīng)的硬件設(shè)置，并對(duì)各種工作模式下所需的通信時(shí)間進(jìn)行了計(jì)算和比較。基于實(shí)時(shí)網(wǎng)絡(luò)系統(tǒng)及其管理方案，論文給出了組構(gòu)以PEBB為基礎(chǔ)的變流系統(tǒng)的方案。論文對(duì)基于RT-PES-Net的模塊化軟件方案進(jìn)行了研究。首先，將控制軟件與功率硬件進(jìn)行解耦，使得軟件設(shè)計(jì)與硬件部分分離。在分析電力電子軟件特性的前提下，論文提出基于棧操作的模塊化軟件方案，增加子程序?qū)崟r(shí)構(gòu)件的內(nèi)聚性；對(duì)軟件模塊化的通用性進(jìn)行研究，分析模塊接口參數(shù)和變量的申明和配置，并研究參數(shù)的定標(biāo)，對(duì)構(gòu)件進(jìn)行分類；分析子程序?qū)崟r(shí)構(gòu)件在執(zhí)行速度上的優(yōu)點(diǎn)。論文對(duì)電力電子系統(tǒng)控制軟件（Powerr Electronics System Control Software，PES-CS）的組構(gòu)和集成進(jìn)行研究，簡(jiǎn)化軟件主框架。最后，論文分別對(duì)RT-PES-Net和模塊化軟件方案進(jìn)行了相應(yīng)的實(shí)驗(yàn)研究和分析。論文對(duì)提出的實(shí)時(shí)電力電子系統(tǒng)網(wǎng)絡(luò)（RT-PES-Net）進(jìn)行了通信實(shí)驗(yàn)，將新網(wǎng)絡(luò)拓?fù)鋵?duì)變流系統(tǒng)的延時(shí)影響與舊網(wǎng)絡(luò)系統(tǒng)的延時(shí)影響進(jìn)行比較，總結(jié)新網(wǎng)絡(luò)系統(tǒng)在控制實(shí)時(shí)性、提高開關(guān)頻率、網(wǎng)絡(luò)可擴(kuò)展性和管理靈活度等方面的優(yōu)勢(shì)。論文針對(duì)RT-PES-Net進(jìn)行應(yīng)用研究，驗(yàn)證該網(wǎng)絡(luò)可解決網(wǎng)絡(luò)通信失步所造成的問題。論文對(duì)基于通用型實(shí)時(shí)構(gòu)件和棧操作的模塊化軟件方案進(jìn)行實(shí)驗(yàn)驗(yàn)證，為標(biāo)準(zhǔn)化軟件庫(kù)的建立和系統(tǒng)級(jí)集成提供參考方案。網(wǎng)絡(luò)化的控制結(jié)構(gòu)研究是復(fù)雜電力電子系統(tǒng)級(jí)集成研究的關(guān)鍵。本課題針對(duì)復(fù)雜變流系統(tǒng)提出了實(shí)時(shí)電力電子系統(tǒng)網(wǎng)絡(luò)（RT-PES-Net），并以該網(wǎng)絡(luò)為基礎(chǔ)對(duì)分布式控制結(jié)構(gòu)及相應(yīng)的網(wǎng)絡(luò)化管理方案和模塊化軟件方案展開一系列研究，為電力電子控制系統(tǒng)提供標(biāo)準(zhǔn)化、開放式的網(wǎng)絡(luò)參考體系，并以此結(jié)構(gòu)來快速構(gòu)建終端復(fù)雜變流系統(tǒng)，為實(shí)現(xiàn)標(biāo)準(zhǔn)的應(yīng)用系統(tǒng)組構(gòu)提供參考方案，有助于解決電力電子標(biāo)準(zhǔn)化推廣所面臨的難題。論文為應(yīng)用系統(tǒng)的即插即用和動(dòng)態(tài)重構(gòu)提供了研究基礎(chǔ)，從而為最終實(shí)現(xiàn)復(fù)雜變流器的應(yīng)用系統(tǒng)級(jí)集成提供系統(tǒng)化的理論和方法依據(jù)。同時(shí)，論文的研究開拓了電力電子系統(tǒng)集成和標(biāo)準(zhǔn)化研究的一個(gè)新方向。

標(biāo)簽： 電力電子網(wǎng)絡(luò) 系統(tǒng)研究

上傳時(shí)間： 2013-06-15

上傳用戶：silenthink
plc仿真軟件S7200漢化版.rar

西門子模擬器仿真軟件中文漢化版 s7-200

標(biāo)簽： S7200 plc 仿真軟件

上傳時(shí)間： 2013-04-24

上傳用戶：yph853211
基于嵌入式藍(lán)牙技術(shù)的無(wú)線音頻傳輸?shù)脑O(shè)計(jì)與實(shí)現(xiàn).rar

藍(lán)牙（Bluetooth）技術(shù)是近年來國(guó)外先進(jìn)國(guó)家研究發(fā)展最快的短程無(wú)線通信技術(shù)之一，能夠廣泛地應(yīng)用于工業(yè)短距離無(wú)線控制裝置、近距離移動(dòng)無(wú)線控制設(shè)備、機(jī)器人控制、辦公自動(dòng)化及多媒體娛樂設(shè)備等局部范圍內(nèi)無(wú)線數(shù)據(jù)傳輸?shù)念I(lǐng)域中。在我國(guó),由于對(duì)藍(lán)牙技術(shù)的研究還處于研究開發(fā)的初級(jí)階段, 還沒有形成藍(lán)牙數(shù)據(jù)短距離無(wú)線通信的一套開放性應(yīng)用標(biāo)準(zhǔn)。在無(wú)線音頻傳輸領(lǐng)域內(nèi)，傳統(tǒng)的基于模擬調(diào)制方式的無(wú)線音頻傳輸由于抗干擾能力較差，傳輸?shù)囊纛l質(zhì)量會(huì)受到較大的影響，而國(guó)內(nèi)市場(chǎng)上的藍(lán)牙音頻產(chǎn)品僅支持單聲道語(yǔ)音傳輸。所以，對(duì)基于藍(lán)牙技術(shù)的高品質(zhì)多通道音頻傳輸技術(shù)的研究將具有一定的技術(shù)創(chuàng)新性，在無(wú)線音頻傳輸領(lǐng)域也具有較為廣闊的市場(chǎng)前景。本文以嵌入式藍(lán)牙技術(shù)與音頻信號(hào)傳輸系統(tǒng)為研究開發(fā)課題，參考國(guó)外藍(lán)牙技術(shù)協(xié)議標(biāo)準(zhǔn),利用功能模塊單元與嵌入式技術(shù),目標(biāo)是研制一種基于嵌入式開發(fā)應(yīng)用的高品質(zhì)雙聲道藍(lán)牙無(wú)線音頻傳輸系統(tǒng)。本系統(tǒng)通過對(duì)雙聲道線性模擬音源的數(shù)字化MP3編解碼處理，結(jié)合基于嵌入式應(yīng)用的簡(jiǎn)化后的HCI層藍(lán)牙應(yīng)用協(xié)議，實(shí)現(xiàn)了藍(lán)牙信道帶寬內(nèi)的高品質(zhì)雙聲道音頻信號(hào)點(diǎn)對(duì)點(diǎn)的傳輸。在硬件設(shè)計(jì)上，系統(tǒng)采用了模塊化設(shè)計(jì)思想。發(fā)送端和接收端由音頻處理模塊、控制傳輸模塊和無(wú)線模塊三部分構(gòu)成。其中，音頻處理模塊以MAS3587音頻處理芯片為核心，負(fù)責(zé)音頻信號(hào)的AD采樣、MP3壓縮和解壓縮以及DA還原等工作；控制傳輸模塊以MSP430F169為核心，負(fù)責(zé)MP3數(shù)據(jù)幀的高速傳輸以及藍(lán)牙接口協(xié)議控制；無(wú)線模塊采用藍(lán)牙單芯片解決方案（集成藍(lán)牙射頻、基帶和鏈路管理等），負(fù)責(zé)MP3數(shù)據(jù)幀的射頻發(fā)送和接收。模塊與模塊之間采用工業(yè)標(biāo)準(zhǔn)接口方式連接。音頻處理模塊和控制傳輸模塊之間采用DMA方式的通用并口（PIO）；控制傳輸模塊與藍(lán)牙模塊之間采用DMA方式的通用異步串口（UART）。在軟件設(shè)計(jì)上，系統(tǒng)主要由藍(lán)牙協(xié)議解釋、傳輸控制和芯片驅(qū)動(dòng)三部分構(gòu)成。在藍(lán)牙協(xié)議解釋上，系統(tǒng)采用了基于HCI層的ACL數(shù)據(jù)包透明傳輸方式；在傳輸控制上，采用了基于通用并口（PIO）和異步串口（UART）的DMA方式高效率批量數(shù)據(jù)傳輸技術(shù)；芯片驅(qū)動(dòng)主要指對(duì)MAS3587的基本配置。對(duì)目標(biāo)系統(tǒng)的測(cè)試實(shí)驗(yàn)采用了目前流行的音頻測(cè)試虛擬儀器軟件Adobe Audition 1.5。實(shí)驗(yàn)項(xiàng)目包括掃頻測(cè)試、音樂測(cè)試、聽覺測(cè)試、距離測(cè)試以及抗干擾測(cè)試等。實(shí)驗(yàn)結(jié)果表明，輸入音源在經(jīng)過MP3編碼、發(fā)射、接收及MP3解碼后，音頻質(zhì)量基本上沒受影響，實(shí)際雙聲道音質(zhì)接近于CD音質(zhì)，而無(wú)線傳輸?shù)目煽啃赃h(yuǎn)高于模擬無(wú)線音頻傳輸，幾乎沒有斷音與錯(cuò)音，充分體現(xiàn)了嵌入式藍(lán)牙無(wú)線技術(shù)的優(yōu)勢(shì)。

標(biāo)簽： 嵌入式傳輸藍(lán)牙技術(shù)

上傳時(shí)間： 2013-05-27

上傳用戶：稀世之寶039
IGBT驅(qū)動(dòng)電路模塊化設(shè)計(jì).rar

　近年來，igbt功率器件在電機(jī)控制、開關(guān)電源和變流設(shè)備等領(lǐng)域的應(yīng)用已經(jīng)非常廣泛。igbt的驅(qū)動(dòng)包括專門的驅(qū)動(dòng)電路，以及過流保護(hù)電路等。本文設(shè)計(jì)參考了三菱、西門康等公司生產(chǎn)的igbt驅(qū)動(dòng)模塊，加入了接口選擇模塊、功能選擇模塊、電源模塊、功率補(bǔ)充模塊等，實(shí)現(xiàn)了整個(gè)驅(qū)動(dòng)電路的模塊化設(shè)計(jì)。單個(gè)模塊可以驅(qū)動(dòng)一個(gè)橋臂的上下兩個(gè)igbt。可以通過方波控制或者spwm控制[1]等控制方式，驅(qū)動(dòng)單相或者三相逆變器。

標(biāo)簽： IGBT 驅(qū)動(dòng)電路模塊化設(shè)計(jì)

上傳時(shí)間： 2013-04-24

上傳用戶：遠(yuǎn)遠(yuǎn)ssad
基于FPGA的ADC并行測(cè)試方法研究.rar

高性能ADC產(chǎn)品的出現(xiàn)，給混合信號(hào)測(cè)試領(lǐng)域帶來前所未有的挑戰(zhàn)。并行ADC測(cè)試方案實(shí)現(xiàn)了多個(gè)ADC測(cè)試過程的并行化和實(shí)時(shí)化，減少了單個(gè)ADC的平均測(cè)試時(shí)間，從而降低ADC測(cè)試成本。本文實(shí)現(xiàn)了基于FPGA的ADC并行測(cè)試方法。在閱讀相關(guān)文獻(xiàn)的基礎(chǔ)上，總結(jié)了常用ADC參數(shù)測(cè)試方法和測(cè)試流程。使用FPGA實(shí)現(xiàn)時(shí)域參數(shù)評(píng)估算法和頻域參數(shù)評(píng)估算法，并對(duì)2個(gè)ADC在不同樣本數(shù)條件下進(jìn)行并行測(cè)試。通過在FPGA內(nèi)部實(shí)現(xiàn)ADC測(cè)試時(shí)域算法和頻域算法相結(jié)合的方法來搭建測(cè)試系統(tǒng)，完成音頻編解碼器WM8731L的控制模式接口、音頻數(shù)據(jù)接口、ADC測(cè)試時(shí)域算法和頻域算法的FPGA實(shí)現(xiàn)。整個(gè)測(cè)試系統(tǒng)使用Angilent 33220A任意信號(hào)發(fā)生器提供模擬激勵(lì)信號(hào)，共用一個(gè)FPGA內(nèi)部實(shí)現(xiàn)的采樣時(shí)鐘控制模塊。并行測(cè)試系統(tǒng)將WM8731.L片內(nèi)的兩個(gè)獨(dú)立ADC的串行輸出數(shù)據(jù)分流成左右兩通道，并對(duì)其進(jìn)行串并轉(zhuǎn)換。然后對(duì)左右兩個(gè)通道分別配置一個(gè)FFT算法模塊和時(shí)域算法模塊，并行地實(shí)現(xiàn)了ADC參數(shù)的評(píng)估算法。在樣本數(shù)分別為128和4096的實(shí)驗(yàn)條件下，對(duì)WM8731L片內(nèi)2個(gè)被測(cè).ADC并行地進(jìn)行參數(shù)評(píng)估，被測(cè)參數(shù)包括增益GAIN、偏移量OFFSET、信噪比SNR、信號(hào)與噪聲諧波失真比SINAD、總諧波失真THD等5個(gè)常用參數(shù)。實(shí)驗(yàn)結(jié)果表明，通過在FPGA內(nèi)配置2個(gè)獨(dú)立的參數(shù)計(jì)算模塊，可并行地實(shí)現(xiàn)對(duì)2個(gè)相同ADC的參數(shù)評(píng)估，減小單個(gè)ADC的平均測(cè)試時(shí)間。 FPGA片內(nèi)實(shí)時(shí)評(píng)估算法的實(shí)現(xiàn)節(jié)省了測(cè)試樣本傳輸至自動(dòng)測(cè)試機(jī)PC端的時(shí)間。而且只需將HDL代碼多次復(fù)制，就可實(shí)現(xiàn)多個(gè)被測(cè)ADC在同一時(shí)刻并行地被評(píng)估，配置靈活。基于FPGA的ADC并行測(cè)試方法易于實(shí)現(xiàn)，具有可行性，但由于噪聲的影響，測(cè)試精度有待進(jìn)一步提高。該方法可用于自動(dòng)測(cè)試機(jī)的混合信號(hào)選項(xiàng)卡或測(cè)試子系統(tǒng)。關(guān)鍵詞：ADC測(cè)試；并行；參數(shù)評(píng)估；FPGA；FFT

標(biāo)簽： FPGA ADC 并行測(cè)試

上傳時(shí)間： 2013-07-11

上傳用戶：tdyoung
基于FPGA的多路數(shù)字視頻光纖傳輸系統(tǒng)的研究與設(shè)計(jì).rar

隨著通信技術(shù)的發(fā)展，視頻傳輸系統(tǒng)因具有方便、實(shí)時(shí)、準(zhǔn)確等特點(diǎn)已成為現(xiàn)代工業(yè)管理、安全防范、城市交通中必不可少的重要部分。而光纖傳輸以大容量、保密性能好、抗干擾能力強(qiáng)、傳輸距離等優(yōu)點(diǎn)越來越受人們的關(guān)注。本論文以FPGA為核心芯片，結(jié)合數(shù)字化技術(shù)和時(shí)分復(fù)用技術(shù)，提出了一種無(wú)壓縮多路數(shù)字視頻光纖傳輸系統(tǒng)設(shè)計(jì)方案，并詳細(xì)分析方案的設(shè)計(jì)過程。系統(tǒng)分A/D轉(zhuǎn)換、D/A轉(zhuǎn)換和FPGA數(shù)據(jù)處理三大模塊化進(jìn)行設(shè)計(jì)，F(xiàn)PGA數(shù)據(jù)處理模塊實(shí)現(xiàn)了程序的配置下載、IO口的控制功能、各時(shí)鐘分頻、鎖相功能和多路數(shù)字信號(hào)的復(fù)接解復(fù)接仿真，同時(shí)完成了視頻信號(hào)的A/D轉(zhuǎn)換和數(shù)字視頻信號(hào)的D/A轉(zhuǎn)換功能，最終實(shí)現(xiàn)了八路視頻信號(hào)在一根光纖上實(shí)時(shí)傳輸?shù)墓δ堋＝邮找曨l圖像輪廓清晰、沒有不規(guī)則的閃爍、沒有波浪狀等條紋或橫條出現(xiàn)，基本滿足視頻監(jiān)控系統(tǒng)的圖像質(zhì)量指標(biāo)要求。各路視頻信號(hào)的輸入輸出電接口、阻抗和收發(fā)光接口均符合國(guó)家標(biāo)準(zhǔn)，系統(tǒng)具高集成度、靈活性等特點(diǎn)，能廣泛應(yīng)用于各場(chǎng)合的視頻監(jiān)控系統(tǒng)和安全防范系統(tǒng)中。關(guān)鍵詞：FPGA，光纖傳輸，視頻信號(hào)

標(biāo)簽： FPGA 多路光纖傳輸系統(tǒng)

上傳時(shí)間： 2013-06-05

上傳用戶：zxh1986123
TCN多功能車輛通信總線的FPGA設(shè)計(jì).rar

隨著列車自動(dòng)化控制和現(xiàn)場(chǎng)總線技術(shù)的發(fā)展，基于分布式控制系統(tǒng)的列車通信網(wǎng)絡(luò)技術(shù)TCN（IEC-61375）在現(xiàn)代高速列車上得到廣泛應(yīng)用。TCN協(xié)議將列車通信網(wǎng)絡(luò)分為絞線式列車總線WTB和多功能車輛總線MVB，其中WTB實(shí)現(xiàn)對(duì)開式列車中的互聯(lián)車輛間的數(shù)據(jù)傳輸和通信，MVB實(shí)現(xiàn)車載設(shè)備的協(xié)同工作和互相交換信息。本文介紹了國(guó)內(nèi)外列車通信網(wǎng)絡(luò)的發(fā)展情況和各自優(yōu)勢(shì)，分析了MVB一類設(shè)備底層協(xié)議。研究利用FPGA實(shí)現(xiàn)MVB控制芯片MVBC，用ARM作為微處理器實(shí)現(xiàn)MVB一類設(shè)備的嵌入式解決方案。其中，在FPGA芯片中主要采用自頂向下的設(shè)計(jì)方法，RLT硬件描述語(yǔ)言實(shí)現(xiàn)MVB控制芯片MVBC一類設(shè)備的主要功能，包括幀編碼器、幀解碼器和邏輯接口單元。ARM主要完成了軟件程序的編寫和實(shí)時(shí)操作系統(tǒng)的移植。在eCos實(shí)時(shí)操作系統(tǒng)上，完成了驅(qū)動(dòng)和上層應(yīng)用程序，包括端口初始化、端口配置、幀收發(fā)指令和報(bào)文分析。為了驗(yàn)證設(shè)計(jì)的正確性，在設(shè)計(jì)的硬件平臺(tái)基礎(chǔ)上，搭建了MVB通信網(wǎng)絡(luò)的最小系統(tǒng)，對(duì)網(wǎng)絡(luò)進(jìn)行系統(tǒng)功能測(cè)試。測(cè)試結(jié)果表明：設(shè)計(jì)方案正確，達(dá)到了設(shè)計(jì)的預(yù)期要求。

標(biāo)簽： FPGA TCN 多功能

上傳時(shí)間： 2013-08-03

上傳用戶：bruce5996
DDR2控制器IP的設(shè)計(jì)與FPGA實(shí)現(xiàn).rar

DDR2 SDRAM是目前內(nèi)存市場(chǎng)上的主流內(nèi)存。除了通用計(jì)算機(jī)系統(tǒng)外，大量的嵌入式系統(tǒng)也紛紛采用DDR2內(nèi)存，越來越多的SoC系統(tǒng)芯片中會(huì)集成有DDR2接口模塊。因此，設(shè)計(jì)一款匹配DDR2的內(nèi)存控制器將會(huì)具有良好的應(yīng)用前景。論文在研究了DDR2的JEDEC標(biāo)準(zhǔn)的基礎(chǔ)上，設(shè)計(jì)出DDR2控制器的整體架構(gòu)，采用自項(xiàng)向下的設(shè)計(jì)方法和模塊化的思想，將DDR2控制器劃分為若干模塊，并使用Verilog HDL語(yǔ)言完成DDR2控制器IP軟核中初始化模塊、配置模塊、執(zhí)行模塊和數(shù)據(jù)通道模塊的RTL級(jí)設(shè)計(jì)。根據(jù)在設(shè)計(jì)中遇到的問題，對(duì)DDR2控制器的整體架構(gòu)進(jìn)行改進(jìn)與完善。在分析了Altera數(shù)字PHY的基本性能的基礎(chǔ)上，設(shè)計(jì)DDR2控制器與數(shù)字PHY的接口模塊。搭建DDR2控制器IP軟核的仿真驗(yàn)證平臺(tái)，針對(duì)設(shè)計(jì)的具體功能進(jìn)行仿真驗(yàn)證，并實(shí)現(xiàn)在Altera Stratix II GX90開發(fā)板上對(duì)DDR2存儲(chǔ)芯片基本讀/寫操作控制的FPGA功能演示。論文設(shè)計(jì)的DDR2控制器的主要特點(diǎn)是： 1.支持?jǐn)?shù)字PHY電路，不需要實(shí)際的硬件電路就完成DDR2控制器與DDR2存儲(chǔ)芯片之間的物理層接口，節(jié)約了設(shè)計(jì)成本，縮小了硬件電路的體積。 2.將配置口從初始化模塊中分離出來，簡(jiǎn)化了具體操作。 3.支持多個(gè)DDR2存儲(chǔ)芯片，使得DDR2控制器的應(yīng)用范圍更為廣闊。 4.支持DDR2的三項(xiàng)新技術(shù)，充分發(fā)揮DDR2內(nèi)存的特性。 5.自動(dòng)DDR2刷新控制，方便用戶對(duì)DDR2內(nèi)存的控制。

標(biāo)簽： DDR2 FPGA 控制器

上傳時(shí)間： 2013-06-10

上傳用戶：ynzfm
基于FPGA的大場(chǎng)景圖像融合可視化系統(tǒng)的研究與設(shè)計(jì)計(jì).rar

隨著圖像處理技術(shù)和投影技術(shù)的不斷發(fā)展，人們對(duì)高沉浸感的虛擬現(xiàn)實(shí)場(chǎng)景提出了更高的要求，這種虛擬顯示的場(chǎng)景往往由多通道的投影儀器同時(shí)在屏幕上投影出多幅高清晰的圖像，再把這些單獨(dú)的圖像拼接在一起組成一幅大場(chǎng)景的圖像。而為了給人以逼真的效果，投影的屏幕往往被設(shè)計(jì)為柱面屏幕，甚至是球面屏幕。當(dāng)圖像投影在柱面屏幕的時(shí)候就會(huì)發(fā)生幾何形狀的變化，而避免這種幾何變形的就是圖像拼接過程中的幾何校正和邊緣融合技術(shù)。一個(gè)大場(chǎng)景可視化系統(tǒng)由投影機(jī)、投影屏幕、圖像融合機(jī)等主要模塊組成。在虛擬現(xiàn)實(shí)應(yīng)用系統(tǒng)中，要實(shí)現(xiàn)高臨感的多屏幕無(wú)縫拼接以及曲面組合顯示，顯示系統(tǒng)還需要運(yùn)用幾何數(shù)字變形及邊緣融合等圖像處理技術(shù)，實(shí)現(xiàn)諸如在平面、柱面、球面等投影顯示面上顯示圖像。而關(guān)鍵設(shè)備在于圖像融合機(jī)，它實(shí)時(shí)采集圖形服務(wù)器，或者PC的圖像信號(hào)，通過圖像處理模塊對(duì)圖像信息進(jìn)行幾何校正和邊緣融合，在處理完成后再送到顯示設(shè)備。本課題提出了一種基于FPGA技術(shù)的圖像處理系統(tǒng)。該系統(tǒng)實(shí)現(xiàn)圖像數(shù)據(jù)的AiD采集、圖像數(shù)據(jù)在SRAM以及SDRAM中的存取、圖像在FPGA內(nèi)部的DSP運(yùn)算以及圖像數(shù)據(jù)的D/A輸出。系統(tǒng)設(shè)計(jì)的核心部分在于系統(tǒng)的控制以及數(shù)字信號(hào)的處理。本課題采用XilinxVirtex4系列FPGA作為主處理芯片，并利用VerilogHDL硬件描述語(yǔ)言在FPGA內(nèi)部設(shè)計(jì)了A/D模塊、D/A模塊、SRAM、SDRAM以及ARM處理器的控制器邏輯。本課題在FPGA圖像處理系統(tǒng)中設(shè)計(jì)了一個(gè)ARM處理器模塊，用于上電時(shí)對(duì)系統(tǒng)在圖像變化處理時(shí)所需參數(shù)進(jìn)行傳遞，并能實(shí)時(shí)從上位機(jī)更新參數(shù)。該設(shè)計(jì)在提高了系統(tǒng)性能的同時(shí)也便于系統(tǒng)擴(kuò)展。本文首先介紹了圖像處理過程中的幾何變化和圖像融合的算法，接著提出了系統(tǒng)的設(shè)計(jì)方案及模塊劃分，然后圍繞FPGA的設(shè)計(jì)介紹了SDRAM控制器的設(shè)計(jì)方法，最后介紹了ARM處理器的接口及外圍電路的設(shè)計(jì)。

標(biāo)簽： FPGA 圖像融合可視化

上傳時(shí)間： 2013-04-24

上傳用戶：ynsnjs
基于USB2.0的FPGA配置接口及實(shí)驗(yàn)開發(fā)評(píng)估板設(shè)計(jì)與實(shí)現(xiàn).rar

信號(hào)與信息處理是信息科學(xué)中近幾年來發(fā)展最為迅速的學(xué)科之一,隨著片上系統(tǒng)(SOC,System On Chip)時(shí)代的到來,FPGA正處于革命性數(shù)字信號(hào)處理的前沿。基于FPGA的設(shè)計(jì)可以在系統(tǒng)可再編程及在系統(tǒng)調(diào)試,具有吞吐量高,能夠更好地防止授權(quán)復(fù)制、元器件和開發(fā)成本進(jìn)一步降低、開發(fā)時(shí)間也大大縮短等優(yōu)點(diǎn)。然而,FPGA器件是基于SRAM結(jié)構(gòu)的編程工藝,掉電后編程信息立即丟失,每次加電時(shí),配置數(shù)據(jù)都必須重新下載,并且器件支持多種配置方式,所以研究FPGA器件的配置方案在FPGA系統(tǒng)設(shè)計(jì)中具有極其重要的價(jià)值,這也給用于可編程邏輯器件編程的配置接口電路和實(shí)驗(yàn)開發(fā)設(shè)備提出了更高的要求。本論文基于IEEE1149.1標(biāo)準(zhǔn)和USB2.0技術(shù),完成了FPGA配置接口電路及實(shí)驗(yàn)開發(fā)板的設(shè)計(jì)與實(shí)現(xiàn)。作者在充分理解IEEE1149.1標(biāo)準(zhǔn)和USB技術(shù)原理的基礎(chǔ)上,針對(duì)Altcra公司專用的USB數(shù)據(jù)配置電纜USB-Blaster,對(duì)其內(nèi)部工作原理及工作時(shí)序進(jìn)行測(cè)試與詳細(xì)分析,完成了基于USB配置接口的FPGA芯片開發(fā)實(shí)驗(yàn)電路的完整軟硬件設(shè)計(jì)及功能時(shí)序仿真。作者最后進(jìn)行了軟硬件調(diào)試,完成測(cè)試與驗(yàn)證,實(shí)現(xiàn)了對(duì)Altera系列PLD的配置功能及實(shí)驗(yàn)開發(fā)板的功能。本文討論的USB下載接口電路被驗(yàn)證能在Altera的QuartusII開發(fā)環(huán)境下直接使用,無(wú)須在主機(jī)端另行設(shè)計(jì)通信軟件,其兼容性較現(xiàn)有設(shè)計(jì)有所提高。由于PLD(Programmable Logic Device)廠商對(duì)其知識(shí)產(chǎn)權(quán)嚴(yán)格保密,使得基于USB接口的配置電路應(yīng)用受到很大限制,同時(shí)也加大了自行對(duì)其進(jìn)行開發(fā)設(shè)計(jì)的難度。與傳統(tǒng)的基于PC并口的下載接口電路相比,本設(shè)計(jì)的基于USB下載接口電路及FPGA實(shí)驗(yàn)開發(fā)板具有更高的編程下載速率、支持熱插拔、體積小、便于攜帶、降低對(duì)PC硬件傷害,且具備其它下載接口電路不具備的SignalTapII嵌入式邏輯分析儀和調(diào)試NiosII嵌入式軟核處理器等明顯優(yōu)勢(shì)。從成本來看,本設(shè)計(jì)的USB配置接口電路及FPGA實(shí)驗(yàn)開發(fā)板與其同類產(chǎn)品相比有較強(qiáng)的競(jìng)爭(zhēng)力。

標(biāo)簽： FPGA USB 2.0

上傳時(shí)間： 2013-04-24

上傳用戶：lingduhanya