最新精品在线,亚洲一区二区三区自拍,中日韩高清电影网

充電器電路

多路溫度與濕度檢測系統的研制.rar

本文針對我國當今大型倉庫、大型糧庫的監測與控制現狀，進行研究開發，采用較為實用和先進的單片微型機控制系統，運用溫度傳感器和濕度傳感器對溫度、濕度的敏感性設計了一種基于多級通訊總線的糧庫溫、濕度自動監測系統，主要包括通訊控制總站以及下位機的設計。操作人員可以通過向通訊控制總站發送命令，提取下位機溫、濕度數據，下位機實現溫、濕度檢測；同時可以查看歷史檢測數據，進行糧情分析和糧庫管理等一系列操作。溫濕度的測量和控制系統通常被認為是一項較為簡單的控制技術，但是由于濕敏元件的穩定性差，壽命短等問題，實際應用系統中能正常運行的不多，除非建立有嚴格的管理制度，而且管理人員的綜合素質要達到一定的要求。所以，本文重點分析了濕敏傳感測量的機制，選型和技術措施。在研究了多種濕度傳感器性能的基礎上選用了合適的濕度傳感器，這是本設計的一個重點。本設計還有一個重點，用CPLD設計了一個模擬開關和顯示部分。本設計研制的上位機采用PC機，通過RS-232接口與轉換器相連，轉換器通過RS-485總線連接下位機，實現監控室與現場的數據通信。每臺下位機位于各糧倉內，需要監測256路的溫、濕度信號，為了能實現共256路溫濕度的數據采集工作，本設計中用CPLD設計了一個模擬開關，每次只采集一路數據送入到單片機中去；另外，本設計的顯示部分也獨特的選用了CPLD來實現。正常情況下上位機每4小時向下位機發布一次檢測信號(同時在任何時刻也可監控某個糧倉的溫濕度情況)，下位機利用PICl6F877單片機來實現糧倉中128路溫度和128路濕度的測控。該糧倉溫、濕度測控系統實用性強，成本低，數據傳輸效率高，可靠性好。它不儀可以應用于糧庫的監控管理，而且也可推廣到其他監控領域，因此具有廣泛的應用前景。

標簽： 多路溫度濕度檢測

上傳時間： 2013-05-23

上傳用戶：liuwei6419
基于USB總線和LabVIEW多路溫度測試儀開發.rar

燃料電池電動汽車DC/DC變換器的諸如工作電壓、電流、效率、體積、重量、溫度這些參數指標中溫度參數是一個尤為重要的參數。如何對DC/DC變換器內部多點溫度參數進行實時監測從而為DC/DC變換器提供可靠的溫度參數就成為本課題的直接來源和選題依據。 USB總線具有即插即用、使用方便、易于擴展以及抗干擾能力強等其它總線無法比擬的優點。如今USB已經成為PC上的標準接口，并迅速占領了計算機中、低速外設的市場。而且隨著計算機功能的不斷強大，虛擬儀器技術也在不斷發展。它代表了測量與控制技術的未來發展方向。本課題的研究目的就是希望將USB總線技術和虛擬儀器技術應用到測量系統中，充分利用實驗室現有的資源，設計一個基于USB總線和LabVIEW的多路溫度測試儀。在了解DC/DC變換器內部主電路的拓撲結構的基礎上，考慮測試系統抗干擾技術，選用擴展了USB功能的微控制器芯片STM32F103和高精度溫度傳感器PT1000完成了基于恒流源的多通道溫度檢測電路原理圖與印刷電路板設計。在學習USB協議和電子芯片數據手冊的基礎上編寫了測試儀的下位機固件程序。通過LabVIEW中的NI—VISA開發驅動程序實現上位機與USB設備的通信功能。在LabVIEW虛擬儀器軟件開發平臺中編寫用戶界面并建立合理的報表生成系統，有效存儲數據提供用戶查詢。直接在LabVIEW環境下通過NI—VISA開發能驅動用戶USB系統應用程序，完全避開了以前開發USB驅動程序的復雜性，大大縮短了開發周期，節省了開發成本。設計完畢后對系統進行了軟硬件聯調，通道標定和現場試驗，并進行了精度分析。實驗結果表明課題在這一研究過程中取得了預期的良好結果。

標簽： LabVIEW USB 總線

上傳時間： 2013-06-07

上傳用戶：kennyplds
基于TMS320F2808的高效雙向DCDC變換器.rar

雙向DC/DC變換器（Bi-directionalDC/DCconverters）是能夠根據需要調節能量雙向傳輸的直流/直流變換器。隨著科技的發展，雙向DC/DC變換器的應用需求越來越多，正逐步應用到無軌電車、地鐵、列車、電動車等直流電機驅動系統，直流不間斷電源系統，航天電源等場合。一方面，雙向DC/DC變換器為這些系統提供能量，另一方面，又使可回收能量反向給供電端充電，從而節約能量。大多數雙向DC/DC變換器采用復雜的輔助網絡來實現軟開關技術，本文所研究的Buck/Boost雙向的DC/DC變換器從拓撲上解決器件軟開關的問題；由于Buck/Boost雙向DC/DC變換器的電流紋波較大，這會帶來嚴重的電磁干擾，本文結合Buck/Boost雙向DC/DC變換器拓撲與磁耦合技術使電感電流紋波減小；由于在同一頻率下不同負載時電流紋波不同，本文在控制時根據負載改變PWM頻率，從而使輕載時的電流紋波均較小。本文所研究的雙向DC/DC變換器采用DSP處理器進行控制，其原因在于：目前沒有專門用于控制該Buck/Boost雙向DC/DC變換器的控制芯片，而DSP具有多路的高分辨率PWM，通過對DSP寄存器的配置可以實現Buck/Boost雙向DC/DC變換器的控制PWM；DSP具有多路高速的A/D轉換接口，并可以通過配合PWM完成對反饋采樣，具備一定的濾波功能。本文所研究的數字雙向DC/DC變換器實現了在Buck模式下功率MOSFET的零電壓開通及零電壓關斷，電感電流的交迭使其電感輸出端電流紋波明顯變小，輕載時PWM頻率的提升也使得電流紋波變小。

標簽： F2808 2808 320F DCDC

上傳時間： 2013-06-08

上傳用戶：cy_ewhat
PCB故障診斷路內測試系統的研究.rar

電子功能模件是機電產品的基本組成部分，其水平高低直接決定整個機電產品的工作質量。當前PCB自動測試系統大多為歐美產品，價格相當昂貴，遠遠超出我國中小電子企業的承受能力。為了提高我國中小企業電子設備的競爭力，本課題研發了適合于我國中小企業、價格低廉、使用方便的PCB路內測試系統。本文首先詳細介紹了PCB各種檢測技術的原理和特點，然后根據本課題面向的用戶群和他們對PCB測試的需求，組建PCB內測試系統。本系統基于虛擬儀器設計思想，以PCB上模擬電子器件、組合邏輯電路及由其構成的功能模塊等為被測對象，包括路內測試儀、邏輯分析單元、信號發生器、高速數據采集器、多路通道掃描器及針床。其中：路內測試儀對不同被測對象選擇不同測試方法，采用電位隔離法實現了被測對象與PCB上其他元器件的隔離，并采用自適應測試方法提高測試結果的準確度。邏輯分析單元主要采用反向驅動技術測試常見的組合邏輯電路。信號發生器能同時產生兩路正弦波、方波、斜波、三角波等常用波形。數據采集器能同時采集四路信號，以USB接口與主機通訊。多路通道掃描器采用小型繼電器陣列來實現，可擴展性好。針床采用新型夾具，既保證接觸性能，又不至破壞觸點。實踐表明，本系統能對常用電子功能模件進行自動測試，基本達到了預期目標。

標簽： PCB 故障診斷測試系統

上傳時間： 2013-06-06

上傳用戶：klds
基于FPGA的Viterbi譯碼器設計與實現.rar

卷積碼是廣泛應用于衛星通信、無線通信等多種通信系統的信道編碼方式。Viterbi算法是卷積碼的最大似然譯碼算法，該算法譯碼性能好、速度快，并且硬件實現結構比較簡單，是最佳的卷積碼譯碼算法。隨著可編程邏輯技術的不斷發展，使用FPGA實現Viterbi譯碼器的設計方法逐漸成為主流。不同通信系統所選用的卷積碼不同，因此設計可重配置的Viterbi譯碼器，使其能夠滿足多種通信系統的應用需求，具有很重要的現實意義。本文設計了基于FPGA的高速Viterbi譯碼器。在對Viterbi譯碼算法深入研究的基礎上，重點研究了Viterbi譯碼器核心組成模塊的電路實現算法。本設計中分支度量計算模塊采用只計算可能的分支度量值的方法，節省了資源；加比選模塊使用全并行結構保證處理速度；幸存路徑管理模塊使用3指針偶算法的流水線結構，大大提高了譯碼速度。在Xilinx ISE8.2i環境下，用VHDL硬件描述語言編寫程序，實現(2，1，7)卷積碼的Viterbi譯碼器。在(2，1，7)卷積碼譯碼器基礎上，擴展了Viterbi譯碼器的通用性，使其能夠對不同的卷積碼譯碼。譯碼器根據不同的工作模式，可以對(2，1，7)、(2，1，9)、(3，1，7)和(3，1，9)四種廣泛運用的卷積碼譯碼，并且可以修改譯碼深度等改變譯碼器性能的參數。本文用Simulink搭建編譯碼系統的通信鏈路，生成測試Viterbi譯碼器所需的軟判決輸入。使用ModelSim SE6.0對各種模式的譯碼器進行全面仿真驗證，Xilinx ISE8.2i時序分析報告表明譯碼器布局布線后最高譯碼速度可達200MHz。在FPGA和DSP組成的硬件平臺上進一步測試譯碼器，譯碼器運行穩定可靠。最后，使用Simulink產生的數據對本文設計的Viterbi譯碼器的譯碼性能進行了分析，仿真結果表明，在同等條件下，本文設計的Viterbi譯碼器與Simulink中的Viterbi譯碼器模塊的譯碼性能相當。

標簽： Viterbi FPGA 譯碼器

上傳時間： 2013-06-24

上傳用戶：myworkpost
基于FPGA的視頻圖像畫面分割器的設計.rar

視頻監控一直是人們關注的應用技術熱點之一，它以其直觀、方便、信息內容豐富而被廣泛用于在電視臺、銀行、商場等場合。在視頻圖像監控系統中，經常需要對多路視頻信號進行實時監控，如果每一路視頻信號都占用一個監視器屏幕，則會大大增加系統成本。視頻圖像畫面分割器主要功能是完成多路視頻信號合成一路在監視器顯示，是視頻監控系統的核心部分。傳統的基于分立數字邏輯電路甚至DSP芯片設計的畫面分割器的體積較大且成本較高。為此，本文介紹了一種基于FPGA技術的視頻圖像畫面分割器的設計與實現。本文對視頻圖像畫面分割技術進行了分析，完成了基于ITU-RBT.656視頻數據格式的畫面分割方法設計；系統采用Xilinx公司的FPGA作為核心控制器，設計了視頻圖像畫面分割器的硬件電路，該電路在FPGA中，將數字電路集成在一起，電路結構簡潔，具有較好的穩定性和靈活性；在硬件電路平臺基礎上，以四路視頻圖像分割為例，完成了I2C總線接口模塊，異步FIFO模塊，有效視頻圖像數據提取模塊，圖像存儲控制模塊和圖像合成模塊的設計，首先，由攝像頭采集四路模擬視頻信號，經視頻解碼芯片轉換為數字視頻圖像信號后送入異步FIFO緩沖。然后，根據畫面分割需要進行視頻圖像數據抽取，并將抽取的視頻圖像數據按照一定的規則存儲到圖像存儲器。最后，按照數字視頻圖像的數據格式，將四路視頻圖像合成一路編碼輸出，實現了四路視頻圖像分割的功能。從而驗證了電路設計和分割方法的正確性。本文通過由FPGA實現多路視頻圖像的采集、存儲和合成等邏輯控制功能，I2C總線對兩片視頻解碼器進行動態配置等方法，實現四路視頻圖像的輪流采集、存儲和圖像的合成，提高了系統集成度，并可根據系統需要修改設計和進一步擴展功能，同時提高了系統的靈活性。

標簽： FPGA 視頻圖像畫面分割器

上傳時間： 2013-04-24

上傳用戶：gundan
高速Viterbi譯碼器的FPGA實現

本文提出了一種高速Viterbi譯碼器的FPGA實現方案。這種Viterbi譯碼器的設計方案既可以制成高性能的單片差錯控制器，也可以集成到大規模ASIC通信芯片中，作為全數字接收的一部分。本文所設計的Viterbi譯碼器采用了基四算法，與基二算法相比，其譯碼速率在理論上約提升一倍。加一比一選單元是Viterbi譯碼器最主要的瓶頸所在，本文在加一比一選模塊中采用了全并行結構的設計方法，這種方法雖然增加了硬件的使用面積，卻有效的提高了譯碼器的速率。在幸存路徑管理部分采用了兩路并行回溯的設計方法，與寄存器交換法相比，回溯算法更適用于FPGA開發設計。為了提高譯碼性能，減小譯碼差錯，本文采用較大譯碼深度的回溯算法以保證幸存路徑進行合并。實現了基于FPGA的誤碼測試儀，在FPGA內部完成誤碼驗證和誤碼計數的工作。與基于軟件實現譯碼過程的DSP芯片不同，FPGA芯片完全采用硬件平臺對Viterbi譯碼器加以實現，這使譯碼速率得到很大的提升。針對于具體的FPGA硬件實現，本文采用了硬件描述語言VHDL來完成設計。通過對譯碼器的綜合仿真和FPGA實現驗證了該方案的可行性。譯碼器的最高譯碼輸出速率可以達到60Mbps。

標簽： Viterbi FPGA 譯碼器

上傳時間： 2013-04-24

上傳用戶：181992417
基于FPGA技術的星載高速復接器設計

隨著空間科學任務的增加,需要處理的空間科學數據量激增,要求建立一個高速的空間數據連接網絡.高速復接器作為空間飛行器星上網絡的關鍵設備,其性能對整個空間數據網絡的性能起著重要影響.該文闡述了利用先入先出存儲器FIFO進行異步速率調整,應用VHDL語言和可編程門陣列FPGA技術,對多個信號源數據進行數據打包、信道選通調度和多路復接的方法.設計中,用VHDL語言對高速復接器進行行為級建模,為了驗證這個模型,首先使用軟件進行仿真,通過編寫testbench程序模擬FIFO的動作特點,對程序輸入信號進行仿真,在軟件邏輯仿真取得預期結果后,繼續設計硬件電路,設計出的實際電路實現了將來自兩個不同速率的信源數據(1394總線數據和1553B總線數據)復接成一路符合CCSDS協議的位流業務數據.在實驗調試中對FPGA的輸出數據進行檢驗,同時對設計方法進行驗證.驗證結果完全符合設計目標.應用硬件可編程邏輯芯片FPGA設計高速復接器,大幅度提高了數據的復接速率,可應用于未來的星載高速數據系統中,能夠完成在軌系統的數據復接任務.

標簽： FPGA 星載復接器

上傳時間： 2013-07-17

上傳用戶：wfl_yy
基于FPGA的RS碼編譯碼器的設計與實現

研制發射微小衛星，是我國利用空間技術服務經濟建設、造福人類的重要途徑?，F代微小衛星在短短20年里能取得長足的發展，主要取決于微小衛星自身的一系列特點：重量輕，體積小，成本低，性能高，安全可靠，發射方便、快捷靈活等。在衛星通信系統中，由于傳輸信道的多徑和各種噪聲的影響，信號在接收端會引起差錯，通過信道編碼環節，可對這些不可避免的差錯進行檢測和糾正。在微小衛星通信鏈路中，信道編碼器的任務是差錯控制。本文采用符合空間數據系統咨詢委員會CCSDS標準的鏈接碼進行信道編碼，即內碼為（2，1，6）的卷積碼，外碼為（255，223）的RS碼，中間進行交織操作。其中，里德-索羅蒙碼(簡稱RS碼)是一種重要的非二進制BCH碼，是分組碼中糾錯能力最強的糾錯碼，一次可以糾正多個突發錯誤，廣泛地用于空間通信中。本文針對南京航空航天大學自行研制的微小衛星通信分系統的技術要求，在用SystemView和C語言仿真的基礎上，用硬件描述語言Verilog設計了RS（255，223）編碼器和譯碼器，使用Modelsim軟件進行了功能仿真，并通過Xilinx公司的軟件ISE對設計進行綜合、布局布線，最后生成可下載的比特流文件下載到Xilinx公司的型號為XC3S2000的FPGA芯片中，完成了電路的設計并實現了編碼譯碼的功能，表明本文設計的信道編解碼器的正確性和實用性，滿足了微小衛星通信分系統的技術要求。

標簽： FPGA RS碼編譯碼器

上傳時間： 2013-08-01

上傳用戶：lili123
基于FPGA的視頻圖像畫面分割器

視頻監控一直是人們關注的應用技術熱點之一，它以其直觀、方便、信息內容豐富而被廣泛用于在電視臺、銀行、商場等場合。在視頻圖像監控系統中，經常需要對多路視頻信號進行實時監控，如果每一路視頻信號都占用一個監視器屏幕，則會大大增加系統成本。視頻圖像畫面分割器主要功能是完成多路視頻信號合成一路在監視器顯示，是視頻監控系統的核心部分。傳統的基于分立數字邏輯電路甚至DSP芯片設計的畫面分割器的體積較大且成本較高。為此，本文介紹了一種基于FPGA技術的視頻圖像畫面分割器的設計與實現。本文對視頻圖像畫面分割技術進行了分析，完成了基于ITU-RBT.656視頻數據格式的畫面分割方法設計；系統采用Xilinx公司的FPGA作為核心控制器，設計了視頻圖像畫面分割器的硬件電路，該電路在FPGA中，將數字電路集成在一起，電路結構簡潔，具有較好的穩定性和靈活性；在硬件電路平臺基礎上，以四路視頻圖像分割為例，完成了I2C總線接口模塊，異步FIFO模塊，有效視頻圖像數據提取模塊，圖像存儲控制模塊和圖像合成模塊的設計，首先，由攝像頭采集四路模擬視頻信號，經視頻解碼芯片轉換為數字視頻圖像信號后送入異步FIFO緩沖。然后，根據畫面分割需要進行視頻圖像數據抽取，并將抽取的視頻圖像數據按照一定的規則存儲到圖像存儲器。最后，按照數字視頻圖像的數據格式，將四路視頻圖像合成一路編碼輸出，實現了四路視頻圖像分割的功能。從而驗證了電路設計和分割方法的正確性。本文通過由FPGA實現多路視頻圖像的采集、存儲和合成等邏輯控制功能，I2C總線對兩片視頻解碼器進行動態配置等方法，實現四路視頻圖像的輪流采集、存儲和圖像的合成，提高了系統集成度，并可根據系統需要修改設計和進一步擴展功能，同時提高了系統的靈活性。

標簽： FPGA 視頻圖像畫面分割器

上傳時間： 2013-04-24

上傳用戶：啦啦啦啦啦啦啦