交流電動機是一個多變量、高階、強耦合的非線性系統(tǒng)，不象直流電機那樣易于控制轉(zhuǎn)矩，采用矢量控制技術可解決傳統(tǒng)交流調(diào)速的難題，使交流電機可以按直流電機的控制規(guī)律來進行控制，而無傳感器矢量控制技術由于可以省去速度傳感器，使相應的交流調(diào)速系統(tǒng)變得簡便、廉價和可靠，所以成為當前研究的熱點，本論文工作就是這方面的一個嘗試。 論文首先介紹了矢量控制技術的基本理論。對感應電動機在三相靜止坐標系下強耦合和互感變參數(shù)的數(shù)學模型，通過坐標變換，導出感應電機在兩相同步旋轉(zhuǎn)坐標系下的數(shù)學模型，然后將同步坐標系按轉(zhuǎn)子磁場定向，實現(xiàn)了對轉(zhuǎn)子磁鏈和轉(zhuǎn)矩的分別控制，從而可以按直流電機的控制規(guī)律來控制交流電機。 其次，論文基于同步軸系下的感應電動機電壓磁鏈方程式，提出了一種感應電動機按轉(zhuǎn)子磁場定向的矢量控制方法，利用在同步軸系中T軸電流的誤差信號實現(xiàn)對電機速度的估算，這種速度估算方法結(jié)構(gòu)簡單，有一定的自適應能力。同時在該無傳感器矢量控制系統(tǒng)中，由于采用了經(jīng)典的PI調(diào)節(jié)器，使得控制系統(tǒng)更為簡單易行。 論文利用MATLAB建立了該無傳感器矢量控制系統(tǒng)的仿真模型。為提高系統(tǒng)的適應性和仿真結(jié)果的準確性，仿真模型采用了標么值系統(tǒng)，并考慮了控制周期和采樣信號周期對仿真結(jié)果的影響。討論了離散控制引起的相位補償問題，使仿真結(jié)果更接近實際工程系統(tǒng)。 最后，通過仿真進一步驗證了本文提出的無傳感器矢量控制系統(tǒng)的正確性和可行性，也證明了速度估計模型對速度估計準確，且對參數(shù)的變化有較強的魯棒性。
標簽： 無傳感器 矢量控制系統(tǒng) 速度
上傳時間： 2013-06-02
上傳用戶：libinxny
主版上有很多PCI的介面可以利用，他的LAYOUT有一些注意事項及必須處理走線的特性阻抗才可以讓系統(tǒng)穩(wěn)定。
上傳時間： 2013-06-14
上傳用戶：夢雨軒膂
任何雷達接收器所接收到的回波(echo)訊號，都會包含目標回波和背景雜波。雷達系統(tǒng)的縱向解析度和橫向解析度必須夠高，才能在充滿背景雜波的環(huán)境中偵測到目標。傳統(tǒng)上都會使用短週期脈衝波和寬頻FM 脈衝來達到上述目的。
標簽： 步進頻率 模擬 雷達系統(tǒng) 測試
上傳時間： 2014-12-23
上傳用戶：zhqzal1014
半導體的產(chǎn)品很多，應用的場合非常廣泛，圖一是常見的幾種半導體元件外型。半導體元件一般是以接腳形式或外型來劃分類別，圖一中不同類別的英文縮寫名稱原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 雖然半導體元件的外型種類很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。 從半導體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導體元件真正的的核心，是包覆在膠體或陶瓷內(nèi)一片非常小的晶片，透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內(nèi)部的晶片，圖三是以顯微鏡將內(nèi)部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請注意圖三中有一條銲線從中斷裂，那是使用不當引發(fā)過電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。 圖四是常見的LED，也就是發(fā)光二極體，其內(nèi)部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來做分別，晶片是貼附在負極的腳上，經(jīng)由銲線連接正極的腳。當LED通過正向電流時，晶片會發(fā)光而使LED發(fā)亮，如圖六所示。 半導體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱為晶圓製造；後一段是將晶中片加以封裝成最後產(chǎn)品，稱為IC封裝製程，又可細分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節(jié)中將簡介這兩段的製造程序。
上傳時間： 2014-01-20
上傳用戶：蒼山觀海
linux 中斷和設備驅(qū)動 本章介紹L i n u x內(nèi)核是如何維護它支持的文件系統(tǒng)中的文件的，我們先介紹 V F S ( Vi r t u a lFile System，虛擬文件系統(tǒng))，再解釋一下L i n u x內(nèi)核的真實文件系統(tǒng)是如何得到支持的。L i n u x的一個最重要特點就是它支持許多不同的文件系統(tǒng)。這使 L i n u x非常靈活，能夠與許多其他的操作系統(tǒng)共存。在寫這本書的時候， L i n u x共支持1 5種文件系統(tǒng)： e x t、 e x t 2、x i a、 m i n i x、 u m s d o s、 msdos 、v f a t、 p r o c、 s m b、 n c p、 i s o 9 6 6 0、 s y s v、 h p f s、 a ffs 和u f s。無疑隨著時間的推移，L i n u x支持的文件系統(tǒng)數(shù)還會增加。
上傳時間： 2013-11-13
上傳用戶：zxh122
九.輸入/輸出保護為了支持多任務，80386不僅要有效地實現(xiàn)任務隔離，而且還要有效地控制各任務的輸入/輸出，避免輸入/輸出沖突。本文將介紹輸入輸出保護。 這里下載本文源代碼。 <一>輸入/輸出保護80386采用I/O特權(quán)級IPOL和I/O許可位圖的方法來控制輸入/輸出，實現(xiàn)輸入/輸出保護。 1.I/O敏感指令輸入輸出特權(quán)級(I/O Privilege Level)規(guī)定了可以執(zhí)行所有與I/O相關的指令和訪問I/O空間中所有地址的最外層特權(quán)級。IOPL的值在如下圖所示的標志寄存器中。 標 志寄存器 BIT31—BIT18 BIT17 BIT16 BIT15 BIT14 BIT13—BIT12 BIT11 BIT10 BIT9 BIT8 BIT7 BIT6 BIT5 BIT4 BIT3 BIT2 BIT1 BIT0 00000000000000 VM RF 0 NT IOPL OF DF IF TF SF ZF 0 AF 0 PF 1 CF I/O許可位圖規(guī)定了I/O空間中的哪些地址可以由在任何特權(quán)級執(zhí)行的程序所訪問。I/O許可位圖在任務狀態(tài)段TSS中。 I/O敏感指令 指令 功能 保護方式下的執(zhí)行條件 CLI 清除EFLAGS中的IF位 CPL<=IOPL STI 設置EFLAGS中的IF位 CPL<=IOPL IN 從I/O地址讀出數(shù)據(jù) CPL<=IOPL或I/O位圖許可 INS 從I/O地址讀出字符串 CPL<=IOPL或I/O位圖許可 OUT 向I/O地址寫數(shù)據(jù) CPL<=IOPL或I/O位圖許可 OUTS 向I/O地址寫字符串 CPL<=IOPL或I/O位圖許可 上表所列指令稱為I/O敏感指令，由于這些指令與I/O有關，并且只有在滿足所列條件時才可以執(zhí)行，所以把它們稱為I/O敏感指令。從表中可見，當前特權(quán)級不在I/O特權(quán)級外層時，可以正常執(zhí)行所列的全部I/O敏感指令；當特權(quán)級在I/O特權(quán)級外層時，執(zhí)行CLI和STI指令將引起通用保護異常，而其它四條指令是否能夠被執(zhí)行要根據(jù)訪問的I/O地址及I/O許可位圖情況而定(在下面論述)，如果條件不滿足而執(zhí)行，那么將引起出錯碼為0的通用保護異常。 由于每個任務使用各自的EFLAGS值和擁有自己的TSS，所以每個任務可以有不同的IOPL，并且可以定義不同的I/O許可位圖。注意，這些I/O敏感指令在實模式下總是可執(zhí)行的。 2.I/O許可位圖如果只用IOPL限制I/O指令的執(zhí)行是很不方便的，不能滿足實際要求需要。因為這樣做會使得在特權(quán)級3執(zhí)行的應用程序要么可訪問所有I/O地址，要么不可訪問所有I/O地址。實際需要與此剛好相反，只允許任務甲的應用程序訪問部分I/O地址，只允許任務乙的應用程序訪問另一部分I/O地址，以避免任務甲和任務乙在訪問I/O地址時發(fā)生沖突，從而避免任務甲和任務乙使用使用獨享設備時發(fā)生沖突。 因此，在IOPL的基礎上又采用了I/O許可位圖。I/O許可位圖由二進制位串組成。位串中的每一位依次對應一個I/O地址，位串的第0位對應I/O地址0，位串的第n位對應I/O地址n。如果位串中的第位為0，那么對應的I/O地址m可以由在任何特權(quán)級執(zhí)行的程序訪問；否則對應的I/O地址m只能由在IOPL特權(quán)級或更內(nèi)層特權(quán)級執(zhí)行的程序訪問。如果在I/O外層特權(quán)級執(zhí)行的程序訪問位串中位值為1的位所對應的I/O地址，那么將引起通用保護異常。 I/O地址空間按字節(jié)進行編址。一條I/O指令最多可涉及四個I/O地址。在需要根據(jù)I/O位圖決定是否可訪問I/O地址的情況下，當一條I/O指令涉及多個I/O地址時，只有這多個I/O地址所對應的I/O許可位圖中的位都為0時，該I/O指令才能被正常執(zhí)行，如果對應位中任一位為1，就會引起通用保護異常。 80386支持的I/O地址空間大小是64K，所以構(gòu)成I/O許可位圖的二進制位串最大長度是64K個位，即位圖的有效部分最大為8K字節(jié)。一個任務實際需要使用的I/O許可位圖大小通常要遠小于這個數(shù)目。 當前任務使用的I/O許可位圖存儲在當前任務TSS中低端的64K字節(jié)內(nèi)。I/O許可位圖總以字節(jié)為單位存儲，所以位串所含的位數(shù)總被認為是8的倍數(shù)。從前文中所述的TSS格式可見，TSS內(nèi)偏移66H的字確定I/O許可位圖的開始偏移。由于I/O許可位圖最長可達8K字節(jié)，所以開始偏移應小于56K，但必須大于等于104，因為TSS中前104字節(jié)為TSS的固定格式，用于保存任務的狀態(tài)。 1.I/O訪問許可檢查細節(jié)保護模式下處理器在執(zhí)行I/O指令時進行許可檢查的細節(jié)如下所示。 (1)若CPL<=IOPL，則直接轉(zhuǎn)步驟(8)；(2)取得I/O位圖開始偏移；(3)計算I/O地址對應位所在字節(jié)在I/O許可位圖內(nèi)的偏移；(4)計算位偏移以形成屏蔽碼值，即計算I/O地址對應位在字節(jié)中的第幾位；(5)把字節(jié)偏移加上位圖開始偏移，再加1，所得值與TSS界限比較，若越界，則產(chǎn)生出錯碼為0的通用保護故障；(6)若不越界，則從位圖中讀對應字節(jié)及下一個字節(jié)；(7)把讀出的兩個字節(jié)與屏蔽碼進行與運算，若結(jié)果不為0表示檢查未通過，則產(chǎn)生出錯碼為0的通用保護故障；(8)進行I/O訪問。設某一任務的TSS段如下： TSSSEG SEGMENT PARA USE16 TSS <> ;TSS低端固定格式部分 DB 8 DUP(0) ;對應I/O端口00H—3FH DB 10000000B ;對應I/O端口40H—47H DB 01100000B ;對用I/O端口48H—4FH DB 8182 DUP(0ffH) ;對應I/O端口50H—0FFFFH DB 0FFH ;位圖結(jié)束字節(jié)TSSLen = $TSSSEG ENDS 再假設IOPL=1，CPL=3。那么如下I/O指令有些能正常執(zhí)行，有些會引起通用保護異常： in al,21h ;(1)正常執(zhí)行 in al,47h ;(2)引起異常 out 20h,al ;(3)正常實行 out 4eh,al ;(4)引起異常 in al,20h ;(5)正常執(zhí)行 out 20h,eax ;(6)正常執(zhí)行 out 4ch,ax ;(7)引起異常 in ax,46h ;(8)引起異常 in eax,42h ;(9)正常執(zhí)行 由上述I/O許可檢查的細節(jié)可見，不論是否必要，當進行許可位檢查時，80386總是從I/O許可位圖中讀取兩個字節(jié)。目的是為了盡快地執(zhí)行I/O許可檢查。一方面，常常要讀取I/O許可位圖的兩個字節(jié)。例如，上面的第(8)條指令要對I/O位圖中的兩個位進行檢查，其低位是某個字節(jié)的最高位，高位是下一個字節(jié)的最低位?？梢娂词怪灰獧z查兩個位，也可能需要讀取兩個字節(jié)。另一方面，最多檢查四個連續(xù)的位，即最多也只需讀取兩個字節(jié)。所以每次要讀取兩個字節(jié)。這也是在判別是否越界時再加1的原因。為此，為了避免在讀取I/O許可位圖的最高字節(jié)時產(chǎn)生越界，必須在I/O許可位圖的最后填加一個全1的字節(jié)，即0FFH。此全1的字節(jié)應填加在最后一個位圖字節(jié)之后，TSS界限范圍之前，即讓填加的全1字節(jié)在TSS界限之內(nèi)。 I/O許可位圖開始偏移加8K所得的值與TSS界限值二者中較小的值決定I/O許可位圖的末端。當TSS的界限大于I/O許可位圖開始偏移加8K時，I/O許可位圖的有效部分就有8K字節(jié)，I/O許可檢查全部根據(jù)全部根據(jù)該位圖進行。當TSS的界限不大于I/O許可位圖開始偏移加8K時，I/O許可位圖有效部分就不到8K字節(jié)，于是對較小I/O地址訪問的許可檢查根據(jù)位圖進行，而對較大I/O地址訪問的許可檢查總被認為不可訪問而引起通用保護故障。因為這時會發(fā)生字節(jié)越界而引起通用保護異常，所以在這種情況下，可認為不足的I/O許可位圖的高端部分全為1。利用這個特點，可大大節(jié)約TSS中I/O許可位圖占用的存儲單元，也就大大減小了TSS段的長度。 <二>重要標志保護輸入輸出的保護與存儲在標志寄存器EFLAGS中的IOPL密切相關，顯然不能允許隨便地改變IOPL，否則就不能有效地實現(xiàn)輸入輸出保護。類似地，對EFLAGS中的IF位也必須加以保護，否則CLI和STI作為敏感指令對待是無意義的。此外，EFLAGS中的VM位決定著處理器是否按虛擬8086方式工作。 80386對EFLAGS中的這三個字段的處理比較特殊，只有在較高特權(quán)級執(zhí)行的程序才能執(zhí)行IRET、POPF、CLI和STI等指令改變它們。下表列出了不同特權(quán)級下對這三個字段的處理情況。 不同特權(quán)級對標志寄存器特殊字段的處理 特權(quán)級 VM標志字段 IOPL標志字段 IF標志字段 CPL=0 可變(初POPF指令外) 可變 可變 0 不變 不變 可變 CPL>IOPL 不變 不變 不變 從表中可見，只有在特權(quán)級0執(zhí)行的程序才可以修改IOPL位及VM位；只能由相對于IOPL同級或更內(nèi)層特權(quán)級執(zhí)行的程序才可以修改IF位。與CLI和STI指令不同，在特權(quán)級不滿足上述條件的情況下，當執(zhí)行POPF指令和IRET指令時，如果試圖修改這些字段中的任何一個字段，并不引起異常，但試圖要修改的字段也未被修改，也不給出任何特別的信息。此外，指令POPF總不能改變VM位，而PUSHF指令所壓入的標志中的VM位總為0。 <三>演示輸入輸出保護的實例(實例九)下面給出一個用于演示輸入輸出保護的實例。演示內(nèi)容包括：I/O許可位圖的作用、I/O敏感指令引起的異常和特權(quán)指令引起的異常；使用段間調(diào)用指令CALL通過任務門調(diào)用任務，實現(xiàn)任務嵌套。 1.演示步驟實例演示的內(nèi)容比較豐富，具體演示步驟如下：(1)在實模式下做必要準備后，切換到保護模式；(2)進入保護模式的臨時代碼段后，把演示任務的TSS段描述符裝入TR，并設置演示任務的堆棧；(3)進入演示代碼段，演示代碼段的特權(quán)級是0；(4)通過任務門調(diào)用測試任務1。測試任務1能夠順利進行；(5)通過任務門調(diào)用測試任務2。測試任務2演示由于違反I/O許可位圖規(guī)定而導致通用保護異常；(6)通過任務門調(diào)用測試任務3。測試任務3演示I/O敏感指令如何引起通用保護異常；(7)通過任務門調(diào)用測試任務4。測試任務4演示特權(quán)指令如何引起通用保護異常；(8)從演示代碼轉(zhuǎn)臨時代碼，準備返回實模式；(9)返回實模式，并作結(jié)束處理。
上傳時間： 2013-12-11
上傳用戶：nunnzhy
本技術文章將介紹如何運用 NI LabVIEW FPGA 來設計並客製化個人的 RF 儀器，同時探索軟體設計儀器可為測試系統(tǒng)所提供的優(yōu)勢。
上傳時間： 2013-11-24
上傳用戶：toyoad
半導體的產(chǎn)品很多，應用的場合非常廣泛，圖一是常見的幾種半導體元件外型。半導體元件一般是以接腳形式或外型來劃分類別，圖一中不同類別的英文縮寫名稱原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 雖然半導體元件的外型種類很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。 從半導體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導體元件真正的的核心，是包覆在膠體或陶瓷內(nèi)一片非常小的晶片，透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內(nèi)部的晶片，圖三是以顯微鏡將內(nèi)部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請注意圖三中有一條銲線從中斷裂，那是使用不當引發(fā)過電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。 圖四是常見的LED，也就是發(fā)光二極體，其內(nèi)部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來做分別，晶片是貼附在負極的腳上，經(jīng)由銲線連接正極的腳。當LED通過正向電流時，晶片會發(fā)光而使LED發(fā)亮，如圖六所示。 半導體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱為晶圓製造；後一段是將晶中片加以封裝成最後產(chǎn)品，稱為IC封裝製程，又可細分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節(jié)中將簡介這兩段的製造程序。
上傳時間： 2013-11-04
上傳用戶：372825274
特點： 精確度±0.15%滿刻度 可同時測量交流相電壓,線電壓,電流,實功率,虛功率,功率因素,頻率,仟瓦小時 輸入配線系統(tǒng)可任意選擇(1f2W/1f3W/3f3W/3f4W) CT比與PT比可任意設定(1至9999) 手動與自動顯示模式可任意規(guī)劃 3組警報控制功能 數(shù)位RS-485界面
上傳時間： 2013-11-14
上傳用戶：life840315
基於S3C44B0X上的各種範例，可以實驗IDE,PWM,USB,LED...etc。對於初學嵌入式系統(tǒng)者有很大助益。
標簽： S3C44B0X
上傳時間： 2014-01-19
上傳用戶：sy_jiadeyi
