基于CPLD的光積分時間可調線陣CCD驅動電路設計
標簽： CPLD CCD 積分時間 電路設計
上傳時間： 2013-08-15
上傳用戶：lalalal
本文介紹一種以CPLD[1]為核心、以VHDL[2]為開發工具的時間控制器，該控制器不僅具有時間功能，而且具有定時器功能，能在00：00～23：59之間任意設定開啟時間和關閉時間，其設置方便、靈活，廣泛應用于路燈、廣告燈箱、霓虹燈等處的定時控制。
標簽： CPLD VHDL 核心 開發工具
上傳時間： 2013-08-16
上傳用戶：chenjjer
介紹了Xilinx最新的EDK9．1i和ISE9．1i等工具的設計使用流程
標簽： EDK9 ISE9 流程
上傳用戶：sunjet
Proteus 是目前最好的模擬單片機外圍器件的工具，真的很不錯。可以仿真51 系列、AVR，PIC 等常用的MCU 及其外\\r\\n圍電路（如LCD，RAM，ROM，鍵盤，馬達，LED，AD/DA，部分SPI 器件，部分IIC 器件，...）
標簽： Proteus 模擬 單片機 外圍器件
上傳時間： 2013-08-20
上傳用戶：吾學吾舞
通過ISE7.0介紹xilinxFPGA設計工具的使用.
標簽： xilinxFPGA ISE 7.0 設計工具
上傳時間： 2013-08-28
上傳用戶：nanshan
Altera FPGA \r\n的開發工具的詳細教程，有例程與步奏
標簽： Altera FPGA 開發工具 教程
上傳時間： 2013-08-31
上傳用戶：bs2005
FPGAadvantage61Crack.rar is for MentorGraphics高端設計工具FPGAAdvantage
標簽： FPGAAdvantage 高端 設計工具
上傳時間： 2013-09-03
上傳用戶：黃蛋的蛋黃
一篇關于介紹如何使用Cadence工具的介紹資料
標簽： Cadence 如何使用
上傳時間： 2013-09-04
上傳用戶：zhangyi99104144
中興通訊EDA工具手冊[Cadence]
標簽： Cadence EDA 中興通訊
上傳時間： 2013-09-05
上傳用戶：chenbhdt
CADENCE 芯片版圖設計工具VIRTUSO/DIVA/DRACULA 入門手冊
標簽： CADENCE VIRTUSO DRACULA DIVA
上傳時間： 2013-09-06
上傳用戶：truth12
蟲蟲下載站版權所有 京ICP備2021023401號-1
