玩法: 一開始先下數(shù)字 下完25個數(shù)字後 再開始圈選數(shù)字 先達(dá)到5條連線者獲勝 在下數(shù)字跟選數(shù)字時 按滑鼠右鍵都能無限反悔 當(dāng)然 電腦部分仍然是兩光兩光的... 還有畫面也是粉差啦...
標(biāo)簽： 滑鼠 分
上傳時間： 2014-01-09
上傳用戶：cazjing
完整的jpeg encoder verilog code,DCT部分採用1991 IEEE transection paper,利用skew circular convolution來實(shí)現(xiàn)精簡電路
標(biāo)簽： convolution transection circular encoder
上傳時間： 2014-01-20
上傳用戶：waizhang
國外知名書籍Mobile System的電子文檔 將全書的精華以電子書方式展現(xiàn) 對於學(xué)習(xí)通訊網(wǎng)路系統(tǒng)的基礎(chǔ)相當(dāng)有幫助
標(biāo)簽： Mobile System 方式 系統(tǒng)
上傳時間： 2014-01-10
上傳用戶：anng
ALTERA PWM電路 這是一個ALTERA的PWM電路，可以整合到NIOSII IDE中，來完成一個PWM的系統(tǒng)。
標(biāo)簽： ALTERA PWM
上傳時間： 2013-12-08
上傳用戶：zxc23456789
使用FPGA設(shè)計(jì)WiMax接收機(jī)之OFDM同步硬體電路(內(nèi)附VHDL code)
標(biāo)簽： WiMax FPGA OFDM VHDL
上傳時間： 2016-01-22
上傳用戶：zhuyibin
ADS操作影片,教我們怎麼tuning電路.中文發(fā)音,步驟清楚,非常適合初學(xué)入門者.希望對大家有幫助.
標(biāo)簽： tuning ADS 操作 家
上傳時間： 2016-02-25
上傳用戶：trepb001
是一個用verilog寫成的加法器電路,可把七個元件加起來
標(biāo)簽： verilog 加法器 元件
上傳時間： 2014-01-07
上傳用戶：zhangzhenyu
使用硬體描述語言HDL 設(shè)計(jì)硬體電路，臺灣人寫的PPT講義，非常不錯。VHDL硬件設(shè)計(jì)入門學(xué)習(xí)。VHDL基本語法架構(gòu)，VHDL的零件庫(Library)及包裝(Package)等內(nèi)容。
標(biāo)簽： HDL
上傳時間： 2014-01-22
上傳用戶：cxl274287265
5 bits 的加法器與減法器合併電路之原始程式製作
標(biāo)簽： bits 加法器 法器 程式
上傳時間： 2016-05-18
上傳用戶：ippler8
verilog除頻器可用於編碼段運(yùn)用可以穩(wěn)定電路設(shè)計(jì)
標(biāo)簽： verilog
上傳時間： 2013-12-26
上傳用戶：372825274
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<bdo id="gwyc6"></bdo>
