CPU:MSP430系列單片機的CPU和通用微處理器基本相同，只是在設計上采用了面向控制的結構和指令系統。MSP430的內核CPU結構是按照精簡指令集和高透明的宗旨而設計的，使用的指令有硬件執行的內核指令和基于現有硬件結構的仿真指令。這樣可以提高指令執行速度和效率，增強了MSP430的實時處理能力。存儲器：存儲程序、數據以及外圍模塊的運行控制信息。有程序存儲器和數據存儲器。對程序存儲器訪問總是以字形式取得代碼，而對數據可以用字或字節方式訪問。其中MSP430各系列單片機的程序存儲器有ROM、OTP、EPROM和FLASH型。外圍模塊：經過MAB、MDB、中斷服務及請求線與CPU相連。MSP430不同系列產品所包含外圍模塊的種類及數目可能不同。它們分別是以下一些外圍模塊的組合：時鐘模塊、看門狗、定時器A、定時器B、比較器A、串口0、1、硬件乘法器、液晶驅動器、模數轉換、數模轉換、端口、基本定時器、DMA控制器等。
上傳時間： 2022-07-28
上傳用戶：slq1234567890
嵌入式系統在眾多工業領域扮演著越來越重要的角色，但是因嵌入式系統的資源受限緣故，導致在嵌入式系統上很難實現復雜計算算法。此外，當前嵌入式系統設計階段和實現階段的分離現狀，致使嵌入式系統開發耗時且昂貴。為解決這些問題，本書提出了一種低成本、可重復使用且可重構的嵌入式系統設計與實現集成開發環境。為了減少成本，該集成環境全部是采用自由和開放源代碼軟件，如Linux操作系統和Scilab計算平臺等。 本文主要包括以下內容： 1、構建嵌入式Linux開發環境及移植相關軟件包到嵌入式ARM平臺，首先詳細的描述了如何使用Buildroot工具包制作交叉編譯器，并描述Minicom、TFTP和NFS等嵌入式開發相關工具，最后詳細的描述了如何移植嵌入式圖形用戶界面TinyX和嵌入式窗口管理器JWM。 2、構建Scilab-EMB嵌入式計算平臺，首先介紹了數值計算軟件Scilab，然后詳細的描述了如何在ARM系統上實現Scilab-EMB嵌入式計算平臺。 3、開發Scilab數據采集工具包，實現Scilab與底層設備通訊，該工具包PC版和ARM版均支持串口和以太網接口，且均支持Modbus現場總線。PC版額外支持OPC協議。 4、基于Scilab構建虛擬控制實驗室，驗證該平臺的可行性及性能。 本文創新點： 1、國內外率先提出了一種新的以Scilab為核心的嵌入式計算平臺方案，并在國內外首次實現了Scilab到ARM平臺的移植； 2、開發了Scilab-DAQ數據采集工具包，有效的實現了Scilab與底層設備的通訊。 通過虛擬實驗室的建立，驗證了該嵌入式控制平臺能夠勝任多種復雜算法。 該嵌入式計算平臺解決方案和Scilab-DAQ數據采集工具包已經受到國內外同行的關注，并被多家科研機構、學校和公司所采納和使用。
標簽： Scilab-EMB ARM-Linux 嵌入式 計算
上傳時間： 2013-05-30
上傳用戶：acon
ASIC對產品成本和靈活性有一定的要求.基于MCU方式的ASIC具有較高的靈活性和較低的成本,然而抗干擾性和可靠性相對較低,運算速度也受到限制.常規ASIC的硬件具有速度優勢和較高的可靠性及抗干擾能力,然而不是靈活性較差,就是成本較高.與傳統硬件(CHW)相比,具有一定可配置特性的場可編程門陣列(FPGA)的出現,使建立在可再配置硬件基礎上的進化硬件(EHW)成為智能硬件電路設計的一種新方法.作為進化算法和可編程器件技術相結合的產物,可重構FPGA的研究屬于EHW的研究范疇,是研究EHW的一種具體的實現方法.論文認為面向分類的專用類可重構FPGA(ASR-FPGA)的研究,可使可重構電路粒度劃分的針對性更強、設計更易實現.論文研究的可重構FPGA的BCH通訊糾錯碼進化電路是一類ASR-FPGA電路的具體方法,具有一定的實用價值.論文所做的工作主要包括:(1)BCH編譯碼電路的設計——求取實驗用BCH碼的生成多項式和校驗多項式及其相應的矩陣并構造實驗用BCH碼;(2)建立基于可重構FPGA的基核——構造具有可重構特性的硬件功能單元,以此作為可重構BCH碼電路的設計基礎;(3)構造實現可重構BCH糾錯碼電路的方法——建立可重構糾錯碼硬件電路算法并進行實驗驗證;(4)在可重構糾錯碼電路基礎上,構造進化硬件控制功能塊的結構,完成各進化RLA控制模塊的驗證和實現.課題是將可重構BCH碼的編譯碼電路的實現作為一類ASR-FPGA的研究目標,主要成果是根據可編程邏輯電路的特點,選擇一種可編程樹的電路模型,并將它作為可重構FPGA電路的基核T;通過對循環BCH糾錯碼的構造原理和電路結構的研究,將基核模型擴展為能滿足糾錯碼電路需要的糾錯碼基本功能單元T;以T作為再劃分的基本單元,對FPGA進行"格式化",使T規則排列在FPGA上,通過對T的控制端的不同配置來實現糾錯碼的各個功能單元;在可重構基核的基礎上提出了糾錯碼重構電路的嵌套式GA理論模型,將嵌套式GA的染色體串作為進化硬件描述語言,通過轉換為相應的VHDL語言描述以實現硬件電路;采用RLA模型的有限狀態機FSM方式實現了可重構糾錯碼電路的EHW的各個控制功能塊.在實驗方面,利用Xilinx FPGA開發系統中的VHDL語言和電路圖相結合的設計方法建立了循環糾錯碼基核單元的可重構模型,進行循環糾錯BCH碼的電路和功能仿真,在Xilinx公司的Virtex600E芯片進行了FPGA實現.課題在研究模型上選取的是比較基本的BCH糾錯碼電路,立足于解決基于可重構FPGA核的設計的基本問題.課題的研究成果及其總結的一套ASR-FPGA進化硬件電路的設計方法對實際的進化硬件設計具有一定的實際指導意義,提出的基于專用類基核FPGA電路結構的研究方法為新型進化硬件的器件結構的設計也可提供一種借鑒.
上傳時間： 2013-07-01
上傳用戶：myworkpost
激光測距是一種非接觸式的測量技術，已被廣泛使用于遙感、精密測量、工程建設、安全監測以及智能控制等領域。早期的激光測距系統在激光接收機中通過分立的單元電路處理激光發、收信號以測量光脈沖往返時間，使得開發成本高、電路復雜，調試困難，精度以及可靠性相對較差，體積和重量也較大，且沒有與其他儀器相匹配的標準接口，上述缺陷阻礙了激光測距系統的普及應用。 本文針對激光測距信號處理系統設計了一套全數字集成方案，除激光發射、接收電路以外，將信號發生、信號采集、綜合控制、數據處理和數據傳輸五個部分集成為一塊專用集成電路。這樣就不再需要DA轉換和AD轉換電路和濾波處理等模塊，可以直接對信號進行數字信號處理。與分立的單元電路構成的激光測距信號處琿相比，可以大大降低激光測距系統的成本，縮短激光測距的研制周期。并且由于專用集成電路帶有標準的RS232接口，可以直接與通信模塊連接，構成激光遙測實時監控系統，通過LED實時顯示測距結果。這樣使得激光測距系統只需由激光器LD、接收PD和一片集成電路組成即可，提出了橋梁的位移監測技術方法，并設計出一種針對橋梁的位移監測的具有既便攜、有效又經濟實用的監測樣機。 本文基于xil inx公司提供的開發環境(ise8.2)、和Virtex2P系列XC2VP30的開發版來設計的，提出一種基于方波的利用DCM(數字時鐘管理器)檢相的相位式測距方法；采用三把側尺頻率分別是30MHz、3MHz、lOkHz，對應的測尺長度分別為5米、50米和15000米，對應的精度分別為±0.02米、±0.5米和±5米。設計了一套激光測距全數字信號處理系統。為了證明本系統的準確性，另外設計了一套利用延時的方法來模擬激光光路，經過測試，證明利用DCM檢相的相位式測距方法對于橋梁的位移監測是可行的，測量精度和測量結果也滿足設計方案要求。
上傳時間： 2013-06-12
上傳用戶：fanboynet
Cadence 軟件是我們公司統一使用的原理圖設計、PCB 設計、高速仿真、自動布線的EDA 工具。本篇 Cadence 使用手冊是一本基于Allegro SPB V15.2 版本的Cadence 軟件的基礎使用手冊，包括原理圖設計、 PCB 設計、高速仿真、約束管理器、自動布線五個方面的內容，是一個入門級的教材。通過這本手冊旨在 讓新進員工能掌握Cadence 的基本使用方法，能獨立進行原理圖及PCB 的設計，了解自動布線、約束管理 器的使用，熟悉高速仿真的過程，并對公司的EDA 流程有全面的了解。
上傳時間： 2013-04-24
上傳用戶：天天天天
KEILC51標準C編譯器為8051微控制器的軟件開發提供了C語言環境,同時保留了匯編代碼高效,快速的特點。C51編譯器的功能不斷增強， 使你可以更加貼近CPU本身，及其它的衍生產品。C51已被完全集成到uVision2的集成開發環境中，這個集成開發環境包含：編譯器，匯編器，實時操作系統，項目管理器，調試器。uVision2 IDE可為它們提供單一而靈活的開發環境。 C51 V7版本是目前最高效、靈活的8051開發平臺。它可以支持所有8051的衍生產品，也可以支持所有兼容的仿真器，同時支持其它第三 方
上傳時間： 2013-04-24
上傳用戶：cuiyashuo
多功能車輛總線一類設備是一個在列車通信網(TCN，TrainCommunication Network)中普遍使用的網絡接口單元。目前我國的新式列車大多采用列車通信網傳輸列車中大量的控制和服務信息。但使用的列車通信網產品主要為國外進口，因此迫切需要研制具有自主知識產權的列車通信網產品。 論文以一類設備控制器的設計為核心，采取自頂向下的模塊設計方法。將設備控制器分為同步層和數據處理層來分別實現對幀的發送與接收處理和對幀數據的提取與存儲處理。 同步層包含幀的識別模塊、曼徹斯特譯碼模塊、曼徹斯特編碼與幀封裝三個模塊。幀識別模塊檢測幀的起始位并對幀類型進行判斷。譯碼模塊根據采集的樣本值來判斷曼徹斯特編碼的值，采樣的難點在于非理想信號帶來的采樣誤差，論文使用結合位同步的多點采樣法來提高采樣質量。幀分界符中的非數據符不需要進行曼徹斯特編碼，編碼時在非數據符位關閉編碼電路使非數據符保持原來的編碼輸出。 數據處理層以主控單元(MCU，Main Control Unit)和通信存儲器為設計核心。MCU是控制器的核心，對接收的主幀進行分析，判斷是從通信存儲器相應端口取出應答從幀并發送，還是準備接收從幀并存入通信存儲器。通信存儲器存儲設備的通信數據，合適的地址分配能簡化MCU的控制程序，論文固定了通信存儲器端口大小使MCU可以根據一個固定的公式進行端口的遍歷從而簡化了MCU程序的復雜度。數據在傳輸中由于受到干擾和沖突等問題而出現錯誤，論文采用循環冗余檢驗碼結合偶檢驗擴展來對傳輸數據進行差錯控制。 最后，使用FPGA和硬件描述語言Verilog HDL開發出了MVB一類設備。目前該一類設備已運用在SS4G電力機車的制動控制單元(BCU．Brake Control Unit)中并在鐵道科學研究院通過了TCN通信測試。一類設備的成功研制為列車通信網中總線管理器等高類設備的開發奠定了堅實的基礎。
上傳時間： 2013-07-27
上傳用戶：qazxsw
· 摘要： 介紹了采用TI公司最新推出的控制用芯片TMS320F2812,利用其事件管理器的3個全比較單元生成三相對稱SPWM波的設計方案.同時,文中還給出了相關源程序代碼及脈寬計算的具體推導.最后通過實驗,得到了令人滿意的輸出波形.
上傳時間： 2013-05-31
上傳用戶：腳趾頭
1.ICCAVR是一個綜合了編輯器和工程管理器的集成工作環境（IDE）； 2.源文件全部被組織到工程之中，文件的編輯和工程的構筑也在這個環境中完成，錯誤顯 示在狀態窗口中，并且當你點擊編譯錯誤時，光標自動跳轉到錯誤的那一行； 3.該工程管理器還能直接產生 INTEL HEX格式文件的燒寫文件（該格式的文件可被大多數 編程器所支持，可以直接下載到芯片中使用）和符合 AVRStudio的調試文件(COFF格式)。 4.ICCAVR是一個32位的程序，支持長文件名。 5.ICCAVR]是一個綜合了編輯器和工程管理器的集成開發環境(IDE)，是一個純32位的程序，可在 Win 95、Win 98、Win ME、Win NT、Win 2000、Win XP和Win 7環境下運行。
上傳時間： 2013-04-24
上傳用戶：wsm555
ftp工具：FlashFXP4.2.4.1785（最新ftp漢化版），界面直觀，功能齊全。 ssh工具：putty0.62，簡單易用，支持ftp，vsftp，ssh，telnet，serial Ports. 編輯工具：editplus（帶注冊碼），notepad6.1.5，這兩款都是代碼編輯工具，各具優點，功能都非常齊全，寫代碼的必備。 資源管理器：Q-Dir,該軟件界面由四個資源管理窗口，便于文件比較，對照。 調試助手：網絡調試助手（NetAssist），串口調試助手（UartAssist）。
標簽： 軟件
上傳時間： 2013-05-17
上傳用戶：米卡
