在互補式金氧半(CMOS)積體電路中，隨著量產(chǎn)製程的演進，元件的尺寸已縮減到深次微 米(deep-submicron)階段，以增進積體電路(IC)的性能及運算速度，以及降低每顆晶片的製造 成本。但隨著元件尺寸的縮減，卻出現(xiàn)一些可靠度的問題。 在次微米技術中，為了克服所謂熱載子(Hot-Carrier)問題而發(fā)展出 LDD(Lightly-Doped Drain) 製程與結構; 為了降低 CMOS 元件汲極(drain)與源極(source)的寄生電阻(sheet resistance) Rs 與 Rd，而發(fā)展出 Silicide 製程; 為了降低 CMOS 元件閘級的寄生電阻 Rg，而發(fā)展出 Polycide 製 程 ; 在更進步的製程中把 Silicide 與 Polycide 一起製造，而發(fā)展出所謂 Salicide 製程
標簽： Protection CMOS ESD ICs in
上傳時間： 2020-06-05
上傳用戶：shancjb
設計高速電路必須考慮高速訊 號所引發(fā)的電磁干擾、阻抗匹配及串音等效應，所以訊號完整性 (signal integrity)將是考量設計電路優(yōu)劣的一項重要指標，電路日異複雜必須仰賴可 靠的軟體來幫忙分析這些複雜的效應，才比較可能獲得高品質(zhì)且可靠的設計， 因此熟悉軟體的使用也將是重要的研究項目之一。另外了解高速訊號所引發(fā)之 各種效應(反射、振鈴、干擾、地彈及串音等)及其克服方法也是研究高速電路 設計的重點之一。目前高速示波器的功能越來越多，使用上很複雜，必須事先 進修學習，否則無法全盤了解儀器之功能，因而無法有效發(fā)揮儀器的量測功能。 其次就是高速訊號量測與介面的一些測試規(guī)範也必須熟悉，像眼圖分析，探針 效應，抖動(jitter)測量規(guī)範及高速串列介面量測規(guī)範等實務技術，必須充分 了解研究學習，進而才可設計出優(yōu)良之教學教材及教具。
標簽： 高速電路
上傳時間： 2021-11-02
上傳用戶：jiabin
Linux下的voip通信終端軟件,common目綠為多媒體開發(fā)包,主要提供內(nèi)存mbus,md5,hmac,網(wǎng)絡接口方面的函數(shù).rat為主要的函數(shù)集.
上傳時間： 2015-04-28
上傳用戶：songnanhua
本章將介紹Windows CE 的儲存管理。我們將本章內(nèi)容分為兩大部分，前半部會依序介紹 Windows CE的檔案系統(tǒng)類型、 Windows CE儲存管理結構和每一個層次、以及如何自行開發(fā)檔案系統(tǒng)並載入之，後半部則以Ramdisk上的檔案系統(tǒng)為例，實際分析儲存管理相關的原始程式碼與資料型態(tài)。
上傳時間： 2015-07-01
上傳用戶：685
:::::::讀心術::::::: “吉普賽人祖?zhèn)鞯纳衿孀x心術.它能測算出你的內(nèi)心感應”
標簽：
上傳時間： 2015-08-27
上傳用戶：s363994250
內(nèi)存大小測試程序,可以檢測安裝內(nèi)存的大小.
上傳時間： 2013-12-25
上傳用戶：asdkin
memory dump,可以將DOS下1M內(nèi)存的內(nèi)容全部讀出來,並列印在螢幕上.
上傳時間： 2013-12-10
上傳用戶：plsee
NI技術實現(xiàn)航空機載附件的技 術實現(xiàn)航空機載附件的技術實現(xiàn)航空機載附件的ATE測試測試測試測試
上傳時間： 2016-05-17
上傳用戶：縹緲
一個單晶片8051模擬軟體,可以查看模擬的內(nèi)部外部RAM資料及暫存器資料,並設置斷點 windows 平臺下執(zhí)行
上傳時間： 2016-09-21
上傳用戶：壞天使kk
快速瞭解ECLIPSE 目錄 序言· 一．Eclipse 簡介 二．Eclipse 組織 三．Eclipse 相關術語 四．Eclipse 平臺 五．EMF & GEF 介紹 六．關於Eclipse、SWT 和JFace 一個SWT 應用程式的基礎材料 基本控制項 標籤 文件 按鈕 事件監(jiān)聽器 複合控制項 Shell 佈局管理器 FillLayout GridLayout GridData 15 建立一個執(zhí)行程式 為什麼使用SWT 七．OSGI 簡介 Eclipse 資源 附錄1 SWT 的內(nèi)幕？ 附錄2 相關網(wǎng)站 附錄3 外掛開發(fā)
上傳時間： 2015-11-30
上傳用戶：cc1
