Verilog HDL編寫的CPU模型，很經(jīng)典，比較通用
標(biāo)簽： Verilog HDL CPU 編寫
上傳時間： 2013-12-24
上傳用戶：龍飛艇
Verilog HDL編寫的總線功能模型，十分有用，需要的下載
標(biāo)簽： Verilog HDL 編寫 總線
上傳時間： 2013-12-20
上傳用戶：ls530720646
bfm（總線功能模型）設(shè)計的基礎(chǔ)教材，值得一看，需要lotus打開文檔
標(biāo)簽： bfm 總線 模型 教材
上傳時間： 2014-11-11
上傳用戶：a3318966
各種門電路模型的VerilogHDL描述
標(biāo)簽： VerilogHDL 門電路 模型
上傳時間： 2014-02-16
上傳用戶：lifangyuan12
各種解碼譯碼電路模型的VerilogHDL描述
標(biāo)簽： VerilogHDL 解碼 模型 譯碼電路
上傳時間： 2015-06-24
上傳用戶：q123321
一個ERP源碼,包括進(jìn)銷存/財務(wù)/生產(chǎn)制造等系統(tǒng),已經(jīng)成功應(yīng)用于多家單位.
標(biāo)簽： ERP 源碼 應(yīng)用于 家
上傳時間： 2014-01-20
上傳用戶：gtzj
wowmodelview魔獸世界的模型查看工具。下了看看吧，可以導(dǎo)出自己想要的模型進(jìn)行處理咯～
標(biāo)簽： wowmodelview 模型
上傳時間： 2013-12-26
上傳用戶：xinzhch
fir在dspbuilder下產(chǎn)生VHDL源碼及其測試激勵文件時的matlab模型,在modelsim下仿真通過
標(biāo)簽： dspbuilder modelsim matlab VHDL
上傳時間： 2013-12-05
上傳用戶：invtnewer
fft在dspbuilder下產(chǎn)生VHDL源碼及其測試激勵文件的matlab模型,在modelsim下仿真通過
上傳時間： 2013-12-13
上傳用戶：baitouyu
dds在dspbuilder下產(chǎn)生VHDL源碼及其測試激勵文件的matlab模型,在modelsim下仿真通過
上傳時間： 2014-01-22
上傳用戶：bcjtao
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
