<tfoot id="66ume"></tfoot>
<strike id="66ume"></strike>
清華在大學(xué)出版社出版 J.Bhasker著孫海平翻譯的一本的VERILOG書(shū)籍
標(biāo)簽： Bhasker VERILOG 清華 大學(xué)
上傳時(shí)間： 2016-03-09
上傳用戶(hù)：waizhang
A salient-boundary extraction software package based on the paper: S. Wang, T. Kubota, J. M. Siskind, J. Wang. Salient Closed Boundary Extraction with Ratio Contour, IEEE Transactions on Pattern Analysis and Machine Intelligence, 27(4):546-561, 2005
標(biāo)簽： S. J. M. T.
上傳時(shí)間： 2014-01-23
上傳用戶(hù)：gonuiln
一個(gè)可以計(jì)算分壓電路的源碼。 可透過(guò)輸出與輸入電壓，計(jì)算電阻的大小；或透過(guò)輸入電壓與電阻，計(jì)算最後輸出之電壓
標(biāo)簽： 分
上傳時(shí)間： 2014-12-09
上傳用戶(hù)：hoperingcong
Xilinx 公司PCI Express IP核應(yīng)用參考設(shè)計(jì)。通過(guò)這個(gè)樣例，用戶(hù)可以掌握PCI Express應(yīng)用設(shè)計(jì)的一般方法，了解PCI Express的工作原理。
標(biāo)簽： Express Xilinx PCI IP核
上傳時(shí)間： 2014-01-24
上傳用戶(hù)：王慶才
一個(gè)簡(jiǎn)易的http server可用來(lái)架設(shè)一個(gè)小型網(wǎng)站
標(biāo)簽： server http
上傳時(shí)間： 2014-01-17
上傳用戶(hù)：huangld
BIST 電路IP核的VHDL語(yǔ)言源代碼，需要的開(kāi)發(fā)環(huán)境是QUARTUS II 6.0。
標(biāo)簽： BIST VHDL 電路 IP核
上傳時(shí)間： 2013-12-15
上傳用戶(hù)：lizhizheng88
SoC-Wishbone System IP核的VHDL語(yǔ)言源代碼，需要的開(kāi)發(fā)環(huán)境是QUARTUS II 6.0。
標(biāo)簽： SoC-Wishbone System VHDL IP核
上傳時(shí)間： 2014-01-13
上傳用戶(hù)：集美慧
ARM7系統(tǒng)IP核的VHDL語(yǔ)言源代碼，需要的開(kāi)發(fā)環(huán)境是QUARTUS II 6.0。
標(biāo)簽： ARM7 VHDL IP核
上傳時(shí)間： 2016-03-14
上傳用戶(hù)：偷心的海盜
鍵盤(pán)控制電路IP核的VHDL語(yǔ)言源代碼，需要的開(kāi)發(fā)環(huán)境是QUARTUS II 6.0。
標(biāo)簽： VHDL 鍵盤(pán)控制 電路 IP核
上傳時(shí)間： 2014-01-02
上傳用戶(hù)：450976175
SDRAM控制IP核的VHDL語(yǔ)言源代碼，需要的開(kāi)發(fā)環(huán)境是QUARTUS II 6.0。
標(biāo)簽： SDRAM VHDL IP核 控制
上傳時(shí)間： 2014-08-04
上傳用戶(hù)：gxrui1991
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
