在數字電視系統中，MPEG-2編碼復用器是系統傳輸的核心環節，所有的節目、數據以及各種增值服務都是通過復用打包成傳輸流傳輸出去。目前，只有少數公司掌握復用器的核心算法技術，能夠采用MPEG-2可變碼率統計復用方法提高帶寬利用率，保證高質量圖像傳輸。由于目前正處廣播電視全面向數字化過渡期間，市場潛力巨大，因此對復用器的研究開發非常重要。本文針對復用器及其接口技術進行研究并設計出成形產品。 文中首先對MPEG-2標準及NIOS Ⅱ軟核進行分析。重點研究了復用器中的部分關鍵技術：PSI信息提取及重構算法、PID映射方法、PCR校正及CRC校驗算法，給出了實現方法，并通過了硬件驗證。然后對復用器中主要用到的AsI接口和DS3接口進行了分析與研究，給出了設計方法，并通過了硬件驗證。 本文的主要工作如下： ●首先對復用器整體功能進行詳細分析，并劃分軟硬件各自需要完成的功能。給出復用器的整體方案以及ASI接口和DS3接口設計方案。 ●在FPGA上采用c語言實現了PSI信息提取與重構算法。 ●給出了實現快速的PID映射方法，并根據FPGA特點給出一種新的PID映射方法，減少了邏輯資源的使用，提高了穩定性。 ●采用Verilog設計了SI信息提取與重構的硬件平臺，并用c語言實現了SDT表的提取與重構算法，在FPGA中成功實現了動態分配內存空間。 ●在FPGA上實現了．ASI接口，主要分析了位同步的實現過程，實現了一種新的快速實現字節同步的設計。 ●在FPGA上實現了DS3接口，提出并實現了一種兼容式DS3接口設計。并對幀同步設計進行改進。 ●完成部分PCB版圖設計，并進行調試監測。 本復用器設計最大特點是將軟件設計和硬件設計進行合理劃分，硬件平臺及接口采用Verilog語言實現，PSI信息算法主要采用c語言實現。這種軟硬件的劃分使系統設計更加靈活，且軟件設計與硬件設計可同時進行，極大的提高了工作效率。 整個項目設計采用verilog和c兩種語言完成，采用Altera公司的FPGA芯片EP1C20，在Quartus和NIOS IDE兩種設計平臺下設計實現。根據此方案已經開發出兩臺帶有ASI和DS3接口的數字電視TS流復用器，經測試達到了預期的性能和技術指標。
上傳時間： 2013-08-03
上傳用戶：gdgzhym
本文以研究嵌入式微處理器為主，自主地設計了能夠運行MCS-51系列單片機指令的MCU系統。系統采用了VHDL 語言與原理框圖的綜合設計方法，并且在Altera公司的FPGA上通過驗證。論文深入地研究了微處理器的指令系統和數據地址通路，采用VHDL 語言完成了取指單元，指令譯碼器單元，存儲器單元和邏輯運算單元的電路模塊的設計與實現；研究了控制單元的實現方法和基于全局狀態機的設計理論，采用硬件描述語言完成了對各個控制線的相關設計與實現。論文通過原理示意圖和示例代碼的演示，著重介紹了指令譯碼器的實現方式，基于此種方式形成的譯碼電路還能夠實現更為復雜的CISC指令。 本系統采用分模塊的設計方式，把具有相同功能的邏輯電路集中到一個框圖里，使得系統的可移植性大大地提高。系統還采用層次框圖的設計方式，把明顯地具有主從關系的電路放在不同的層次里，這也使得系統模塊功能的可擴展性大大地增強。內部邏輯共分為數據存儲器模塊；程序存儲器模塊；時序控制模塊；特殊功能寄存器模塊和Core核心模塊這五個部分，文中對各個模塊的設計作了詳細的介紹。本文在最后對已實現的部分典型指令進行了邏輯仿真測試，測試結果表明，本文所設計的MCU系統能夠如預期地執行相應的指令。在指令執行的過程中，相應寄存器和總線上的值也均符合設計要求，實現了設計目標。
上傳時間： 2013-05-20
上傳用戶：2525775
基于FPGA的智能小車系統就是本地計算機通過接入Internet小車實現對遠端工作現場、危險工作地段等特殊環境進行監視和控制的系統。智能小車是智能行走機器人的一種，這種智能小車可以適應不同環境，不受溫度、濕度、空間、磁場輻射、重力等條件的影響，可以在人類無法進入或生存的環境中完成人類無法完成的探測任務。適用于國防及民用多個領域。整個系統以遙控小車裝置為基礎，通過配置在上面的攝像頭實現圖像的采集及對行車道的檢測，通過配置的紅外測溫儀探測環境和目標的溫度，具有一定的智能性。其明顯的優點是可以通過網絡遠程控制小車運行及采集現場的溫度、圖像等相關信息，完成人類在特定條件下無法完成的工作。對人類的科學研究、探索未知領域、遠程監控等有著重要的意義。 論文在深入研究SOPC和嵌入式操作系統的基礎上，提出了基于FPGA的智能小車遠程監控方案。采用FPGA來實現，可以充分利用現有的IP核，功能擴展容易，設計開發成本低，上市時間快，修改方便，甚至可以遠程重構系統。與單片機相比，集成度高，可靠性好，調試和維護方便。 論文主要內容包括以下幾個部分：在對智能小車功能分析的基礎上，設計了硬件系統，并在FPGA上構建了基于Nios Ⅱ的嵌入式系統，配置了SPI、串行口和以太網接口模塊和驅動程序，以及各種存儲器。移植了μClinux操作系統，配置嵌入式Web服務器，編寫CGI程序，設計了動態網頁；并對行車道檢測系統進行了研究，在DSP Builder中構建了該模塊，并在Matlab中進行了仿真。在研究數碼相機模塊和紅外測溫模塊的基礎上，編寫了圖像采集和溫度測量程序以及小車運動控制程序，并對系統進行了調試，初步達到通過Internet實現遠程監控的目的。
上傳時間： 2013-05-24
上傳用戶：1047385479
當今電子系統的設計是以大規模FPGA為物理載體的系統芯片的設計，基于FPGA的片上系統可稱為可編程片上系統(SOPC)。SOPC的設計是以知識產權核(IPCore)為基礎，以硬件描述語言為主要設計手段，借助以計算機為平臺的EDA工具進行的。 本文在介紹了FPGA與SOPC相關技術的基礎上，給出了SOPC技術開發調制解調器的方案。在分析設計軟件Matlab/DSP(Digital Signal Processing)。builder以及Quartus Ⅱ開發軟件進行SOPC(System On a Programmable Chip)設計流程后，依據調制解調算法提出了一種基于DSP Builder調制解調器的SOPC實現方案，模塊化的設計方法大大縮短了調制解調器的開發周期。 在SOPC技術開發調制解調器的過程中，用MATLAB/Simulink的圖形方式調用Altera DSP Builder和其他Simulink庫中的圖形模塊(Block)進行系統建模，在Simulink中仿真通過后，利用DSP Builder將Simulink的模型文件(．mdl)轉化成通用的硬件描述語言VHDL文件，從而避免了VHDL語言手動編寫系統的煩瑣過程，將精力集中于算法的優化上。 基于DSP Builder的開發功能，調制解調器電路中的低通濾波器可直接調用FIRIP Core，進一步提高了開發效率。 在進行編譯、仿真調試成功后，經過QuartusⅡ將編譯生成的編程文件下載到ALTERA公司Cyclone Ⅱ系列的FPGA芯片EP2C5F256C6，完成器件編程，從而給出了一種調制解調器的SOPC系統實現方案。
上傳時間： 2013-06-24
上傳用戶：liuchee
本文對嵌入硬核的FPGA布線通道寬度分布和改進FPGA布局算法進行了研究。文章在嵌入硬核的FPGA布線通道寬度分布研究中，引入了四種架構，其布線通道寬度分布函數分別為均勻、脈沖、高斯和三角分布。通過修改VPR工具的源代碼，使平臺適用于具有嵌入硬核的FPGA架構，利用MCNC基準電路來測試這四種架構的性能。實驗結果表明：在以網線平均長度作為指標的測試中，通道寬度均勻分布的架構具有更短的布線長度、更優的性能。
上傳時間： 2013-06-01
上傳用戶：JGR2013
隨著科學技術的發展與公共安全保障需求的提高，視頻監控系統在工業生產、日常生活、警備與軍事方面的應用越來越廣泛。采用基于 FPGA 的SOPC技術、H．264壓縮編碼技術和網絡傳輸控制技術實現網絡視頻監控系統，在穩定性、功能、成本與擴展性等方面都有著突出的優勢，具有重要的學術意義與實用意義， 本課題所設計的網絡視頻監控系統由以Nios Ⅱ為核心的嵌入式圖像服務器、相關網絡設備與若干PC機客戶端組成。嵌入式圖像服務器實時采集圖像，采用H．264 編碼算法進行壓縮，并持續監聽網絡。PC機客戶端可通過網絡對服務器進行遠程訪問，接收編碼數據，使用H．264解碼算法重建圖像并實時顯示，使監控人員有效地掌握現場情況， 在嵌入式圖像服務器設計階段，本文首先進行了芯片選型與開發平臺選擇。然后構建圖像采集子系統，采用雙緩存乒乓交換的方法設計圖像采集用戶自定義模塊。接著設計雙Nios Ⅱ架構的SOPC系統，闡述了雙軟核設計中定制連接、內存芯片共享、數據搬移、通信與互斥的解決方法。同時完成了網絡服務器的設計，采用μC/OS-Ⅱ進行多任務的管理與調度， H．264視頻壓縮編解碼算法設計與實現是本文的重點。文中首先分析H．264．標準，規劃編解碼器結構。接著設計了16×16幀內預測算法，并設計宏塊掃描方式，采用兩次判決策略進行預測模式選擇。然后設計4×4子塊掃描方式，編寫整數變換與量化算法程序。熵編碼采用Exp-Golomb編碼與CAVLC相結合的方案，針對除拖尾系數之外的非零系數值編碼子算法，實現了一種基于表示范圍判別的編碼方法。最后設計了網絡傳輸的碼流組成格式，并針對編碼算法設計相應解碼算法。使用VC++完成算法驗證，并進行測試，觀察不同參數下壓縮率與失真度的變化。 算法驗證完成后，本文進行了PC機客戶端設計，使其具有遠程訪問、H．264解碼與實時顯示的功能。同時將H．264 編碼算法程序移植到NiosⅡ中，并將嵌入式圖像服務器與若干客戶端接入網絡進行聯合調試，構建完整的網絡視頻監控系統， 實驗結果表明，本系統視頻壓縮率高，監控圖像質量良好，充分證明了系統軟硬件與圖像編解碼算法設計成功。本系統具有成本低、擴展性好及適用范圍廣等優點，發展前景十分廣闊。
上傳時間： 2013-04-24
上傳用戶：wang0123456789
隨著科學技術的發展，指紋識別技術被廣泛應用到各種不同的領域。對于一般的指紋識別系統，其設計要求具有很高的實時性和易用性，因此識別算法應該具有較低的復雜度，較快的運算速度，從而滿足實時性的要求。所以有必要根據不同的識別算法采用不同的實現平臺，使得指紋識別系統具有較高的可靠性、實時性、有效性等性能要求。 SOPC片上可編程系統和嵌入式系統是當前電子設計領域中最熱門的概念。NiosⅡ是Altera．公司開發的一種采用流水線技術、單指令流的RISC嵌入式處理器軟核，可以將它嵌入到FPGA內部，與用戶自定義邏輯組建成一個基于FPGA的片上專用系統。 本文在綜合考慮各種應用情況的基礎上，以網絡技術、數據庫技術、指紋識別技術和嵌入式系統技術為理論基礎，提出了一種有效可行的系統架構方案。對指紋識別技術中各個環節的算法和原理進行了深入研究，合理的改進了部分指紋識別算法；同時為了提高系統的實時性，采用NiosⅡ嵌入式處理器和FPGA硬件模塊實現指紋圖像處理主要算法。論文主要包括以下幾個方面： 1、對指紋圖像預處理、特征提取和特征匹配算法原理進行闡述，同時改進了指紋圖像的細化算法，提高了算法的性能，并設計了一套實用的指紋特征數據結構； 2、針對指紋圖像預處理模塊，包括圖像的歸一化、頻率提取、方向提取以及方向濾波，采用基于FPGA的硬件電路的方式實現。實驗結果表明，在保證系統誤識率較低、可靠性高的基礎上，大大提高了系統的執行速度； 3、改變了傳統的單枚指紋識別方法，提出采用多枚指紋唯一標識身份，大大降低了識別系統的誤識率； 4、改進了傳統的基于三角形匹配中獲取基準點的方法，同時結合可變界限盒思想進行指紋特征匹配。 5、結合COM+技術、數據庫技術和網絡技術，開發了后臺指紋特征匹配服務系統，實現了嵌入式指紋識別系統同數據庫的實時信息交換。 實驗結果表明，本文所提出的系統構架方案有效可行，基于FPGA的自動指紋識別系統在速度、功耗、擴展性等方面具有獨特的優勢，擁有廣闊的發展前景。
上傳時間： 2013-08-04
上傳用戶：laozhanshi111
隨著移動終端、多媒體、通信、圖像掃描技術的發展，圖像應用日益廣泛，壓縮編碼技術對圖像處理中大量數據的存儲和傳輸至關重要。同時， FPGA單片規模的不斷擴大，在FPGA芯片內實現復雜的數字信號處理系統也成為現實，因此采用FPGA實現圖像壓縮已成為一種必然趨勢。JPEG靜態圖像壓縮標準應用非常廣泛，是圖像壓縮中主要的標準之一。研究JPEG圖像壓縮在FPGA上的實現，具有廣闊的應用背景。 論文從實際工程應用出發，通過設計圖像壓縮的IP核，完成JPEG壓縮算法在FPGA上的實現。首先闡述JPEG基本模式的壓縮編碼的標準，然后在設計規劃過程中，采用SOC的設計思想，給出整個系統的內部結構、層次劃分，對各個模塊的HDL實現進行詳細的描述，最后完成整體驗證。方案采用了IP核復用的設計技術，基于Xilinx公司本身的IP核，進行了再次開發。在研究JPEG標準的核心算法DCT的基礎上，加以改進，設計了適合器件結構的基于DA算法的DCT變換的IP核。通過結構和算法的優化，提高了速度，減少占用過多的片內資源。 設計基于Xilinx的Virtex- II系列的FPGA的硬件平臺,在ISE7.1中編譯綜合，最后通過Modelsim仿真驗證。分辨率為352×288大小的源圖像，在不同的壓縮等級設置下，均測試通過。仿真驗證的結果表明：基于FPGA的JPEG壓縮編碼占用較少的硬件資源，可在較高的工作頻率下運行，設計在速度和資源利用率方面達到了較優的狀態，能夠滿足一般圖像壓縮的要求。 整個設計可以作為單獨的JPEG編碼芯片也可以作為IP核添加到其他系統中去，具有一定的使用價值。
上傳時間： 2013-04-24
上傳用戶：nairui21
隨著集成電路技術的飛速發展，芯片的規模越來越大，集成度越來越高，工作頻率越來越快，但是芯片的設計能力卻面臨巨大的挑戰。而IP核的重用則是解決當今芯片設計所面臨問題的最有效的解決方法。 MDIO接口模塊為以太網接口芯片中MAC層對PHY器件的控制管理接口。隨著以太網技術的快速發展以及MAC應用越來越廣泛，MDIO接口模塊的應用也越來越多，因此將MDIO接口模塊設計成可重用的IP核對于以各種太網接口集成芯片的設計具有很重要的作用。 本文詳細描述了MDIO接口模塊IP核的設計，介紹了該IP核的系統結構以及各個子模塊的詳細設計方法，對此IP核進行了仿真驗證，最后進行了FPGA測試，功能和性能達到了要求，最終通過了IP審核流程并且已成功應用于企業的以太網接口芯片中。
上傳時間： 2013-06-20
上傳用戶：lishuoshi1996
雷達信號處理是雷達系統的重要組成部分。在數字信號處理技術飛速發展的今天，雷達信號處理中也普遍使用數字信號處理技術。而現場可編程門陣列（FPGA）在數字信號處理中的廣泛應用，使得FPGA在雷達信號處理中也占據了重要地位。 針對脈壓雷達信號處理的FPGA實現，本文在以下幾個方面展開研究： 首先對幾種主要的脈沖壓縮信號進行了詳細的分析，得出了各種信號的特點及其處理方式；并比較了各種方式的優缺點。 其次對幾種基本的雷達信號處理如脈沖壓縮、動目標檢測（MTD）、恒虛警（CFAR）等詳細地闡述了其原理；列舉了各種信號處理經常采用的實現方法，對各種方法進行了比較研究；并針對線性調頻信號在MATLAB環境中對雷達回波信號處理進行仿真。 接下來，在Xilinx ISE6.3i軟件集成環境下，通過對Xilinx提供的免費IP核的調用，并與VHDL語言相結合，進行雷達信號處理的FPGA實現。
上傳時間： 2013-06-24
上傳用戶：lingzhichao
