青青青伊人色综合久久,亚洲国产精品字幕,男人天堂亚洲

內(nèi)核設(shè)計(jì)

基于ARMDSP雙核與ucLinux的玻璃缺陷在線檢測系統(tǒng)

隨著微電子技術(shù)和計(jì)算機(jī)技術(shù)的發(fā)展，工業(yè)生產(chǎn)過程的自動化和智能化程度越來越高。就玻璃工業(yè)生產(chǎn)而言，以前浮法玻璃生產(chǎn)線上所用的質(zhì)量檢測都是通過利用人眼離線檢驗(yàn)或?qū)Ｓ脙x器抽樣檢測，無法滿足實(shí)時檢測的要求，并且人眼檢測只能發(fā)現(xiàn)較大的玻璃缺陷，所以玻璃質(zhì)量無法提高。目前國內(nèi)幾家大型玻璃生產(chǎn)企業(yè)都開始采用進(jìn)口檢測設(shè)備，可以對玻璃實(shí)現(xiàn)100％在線全檢，自動劃分玻璃等級，并獲得質(zhì)量統(tǒng)計(jì)數(shù)據(jù)，指導(dǎo)玻璃生產(chǎn)，穩(wěn)定玻璃質(zhì)量水平。但由于價(jià)格昂貴，加上國內(nèi)浮法玻璃生產(chǎn)線現(xiàn)場條件復(fù)雜，需要很長時間的配套和適應(yīng)，而且配件更換困難以及售后服務(wù)難以到位等問題，嚴(yán)重束縛了國內(nèi)企業(yè)對此類設(shè)備的引進(jìn)，無法提高國內(nèi)企業(yè)在國際市場的競爭能力。應(yīng)對此一問題，本文主要研究了基于DSP+ARM的獨(dú)立雙核結(jié)構(gòu)的嵌入式視頻缺陷在線檢測系統(tǒng)的可行性，提出了相應(yīng)的開發(fā)目標(biāo)和性能參數(shù)，并在此基礎(chǔ)上主要給出了基于TI公司TMS320C6202B DSP的視頻圖像處理以及缺陷識別的總體方案、硬件設(shè)計(jì)和相應(yīng)的底層軟件模塊；同時論述了嵌入式工業(yè)控制以及網(wǎng)絡(luò)傳輸?shù)膶?shí)現(xiàn)方案——采用Samsung公司的基于ARM7內(nèi)核的S3C4510B作為主控芯片，運(yùn)行uClinux操作系統(tǒng)，設(shè)計(jì)出整個嵌入式系統(tǒng)的軟件層次模型和數(shù)據(jù)處理流程，其中編程底層的軟件模塊為上層的應(yīng)用程序提供硬件操作和流程，從而實(shí)現(xiàn)缺陷識別結(jié)果的控制與傳輸。同時，本文還對玻璃缺陷的識別原理進(jìn)行了深入的探討，總結(jié)出了圖象處理，圖象分割以及特征點(diǎn)提取等識別步驟。本系統(tǒng)對于提高玻璃缺陷在線檢測的工藝水平、靈敏度、精度等級；提高產(chǎn)品質(zhì)量、生產(chǎn)效率和自動化水平，降低投資及運(yùn)行成本都將有著極其重要的現(xiàn)實(shí)意義。

標(biāo)簽： ucLinux ARMDSP 雙核玻璃

上傳時間： 2013-07-02

上傳用戶：shenglei_353
FPGAIP核的設(shè)計(jì)

FPGA能夠減少電子系統(tǒng)的開發(fā)風(fēng)險(xiǎn)和開發(fā)成本,縮短上市時間,降低維護(hù)升級成本,廣泛地應(yīng)用在電子系統(tǒng)中.隨著集成電路向著片上系統(tǒng)(SoC)的發(fā)展,需要設(shè)計(jì)出FPGA IP核用于SoC芯片的設(shè)計(jì).該論文的工作圍繞FPGA IP核的設(shè)計(jì)進(jìn)行,在FPGA結(jié)構(gòu)設(shè)計(jì)優(yōu)化和FPGAIP接口方案設(shè)計(jì)兩方面進(jìn)行了研究.設(shè)計(jì)改進(jìn)了適用于數(shù)據(jù)通路的FPGA新結(jié)構(gòu)——FDP.設(shè)計(jì)改進(jìn)了可編程邏輯單元(LC);對可編程連線作為"2層2類"的層次結(jié)構(gòu)進(jìn)行組織,進(jìn)行了改進(jìn)并確定了各種連線的通道寬度;結(jié)合對迷宮布線算法的分析以及benchmark電路實(shí)驗(yàn)的方法,提出了用于分段式網(wǎng)格連線的開關(guān)盒和連接盒新結(jié)構(gòu),提高連線的面積利用效率.在FPGA IP核的接口方案上,基于邊界掃描測試電路提出了FPGA IP核的測試方案;結(jié)合擴(kuò)展邊界掃描測試電路得到的編程功和自動下載電路,為FPGA IP核提供了具有兩種不同編程方法的編程接口.采用SMIC 0.35um 3層金屬CMOS工藝,實(shí)現(xiàn)了一個10萬系統(tǒng)門規(guī)模的FDP結(jié)構(gòu),并和編程、測試接口一起進(jìn)行版圖設(shè)計(jì),試制了FDP100k芯片.FDP100k中包括了32×32個LC,128個可編程IO單元.在FDP100k的芯片測試中,對編程寄存器、各種可編程資源進(jìn)行測試,并完成電路實(shí)現(xiàn)、性能參數(shù)測試以及IP核接口的測試,結(jié)果表明FPGA IP核的整體功能正確.

標(biāo)簽： FPGAIP

上傳時間： 2013-04-24

上傳用戶：gokk
基于FPGA的視頻壓縮IP核設(shè)計(jì)

結(jié)合視頻壓縮的理論以及IP核設(shè)計(jì)中對于仿真驗(yàn)證的要求,本文設(shè)計(jì)了視頻壓縮IP核FPGA仿真驗(yàn)證平臺.其硬件子平臺以Xilinx公司XC2V3000為核心,針對視頻壓縮IP核應(yīng)用仿真要求設(shè)計(jì)外圍電路,構(gòu)建一個視頻壓縮IP核的硬件仿真原型,采用運(yùn)行于上位機(jī)上的控制和驅(qū)動軟件作為軟件解碼子平臺.同時還設(shè)計(jì)了完全獨(dú)立于硬件之外的ModelSim軟件仿真驗(yàn)證平臺.以FPGA仿真驗(yàn)證平臺為載體,本文設(shè)計(jì)了基于H.263協(xié)議的視頻壓縮IP核.經(jīng)過ModelSim下的軟件平臺仿真調(diào)試與硬件平臺調(diào)試相結(jié)合的手段,作者完成了視頻壓縮IP核的仿真驗(yàn)證.

標(biāo)簽： FPGA 視頻壓縮 IP核

上傳時間： 2013-05-31

上傳用戶：ikemada
基于FPGA的8051單片機(jī)IP核設(shè)計(jì)及應(yīng)用

單片微型計(jì)算機(jī)(單片機(jī))是將微處理器CPU、程序存儲器、數(shù)據(jù)存儲器、定時/計(jì)數(shù)器、輸入/輸出并行接口等集成在一起。由于單片機(jī)具有專門為嵌入式系統(tǒng)設(shè)計(jì)的體系結(jié)構(gòu)與指令系統(tǒng)，所以它最能滿足嵌入式系統(tǒng)的應(yīng)用要求。Intel公司生產(chǎn)的MCS-51系列單片機(jī)是我國目前應(yīng)用最廣的單片機(jī)之一。隨著可編程邏輯器件設(shè)計(jì)技術(shù)的發(fā)展，每個邏輯器件中門電路的數(shù)量越來越多，一個邏輯器件就可以完成本來要由很多分立邏輯器件和存儲芯片完成的功能。這樣做減少了系統(tǒng)的功耗和成本，提高了性能和可靠性。FPGA就是目前最受歡迎的可編程邏輯器件之一。IP核是將一些在數(shù)字電路中常用但比較復(fù)雜的功能塊，設(shè)計(jì)成可修改參數(shù)的模塊，讓其他用戶可以直接調(diào)用這些模塊，這樣就大大減輕了工程師的負(fù)擔(dān)，避免重復(fù)勞動。隨著FPGA的規(guī)模越來越大，設(shè)計(jì)越來越復(fù)雜，使用IP核是一個發(fā)展趨勢。本課題結(jié)合FPGA與8051單片機(jī)的優(yōu)點(diǎn)，主要針對以下三個方面研究： (1)FPGA開發(fā)平臺的硬件實(shí)現(xiàn)選用Xilinx公司的XC3S500E-PQ208-4-C作為核心器件，采用Intel公司的EEPROM芯片2816A和SRAM芯片6116作為片內(nèi)程序存儲器，搭建FPGA的硬件開發(fā)平臺。 (2)用VHDL語言實(shí)現(xiàn)8051IP核分析研究8051系列單片機(jī)內(nèi)部各模塊結(jié)構(gòu)以及各部分的連接關(guān)系，實(shí)現(xiàn)了基于FPGA的8051IP核。主要包括如下幾個模塊：CPU模塊、片內(nèi)數(shù)據(jù)存儲器模塊、定時/計(jì)數(shù)器模塊、并行端口模塊、串行端口模塊、中斷處理模塊、同步復(fù)位模塊等。 (3)基于FPGA的8051IP核應(yīng)用用所設(shè)計(jì)的8051IP核，實(shí)現(xiàn)了對一個4×4鍵盤的監(jiān)測掃描、鍵盤確認(rèn)、按鍵識別等應(yīng)用。

標(biāo)簽： FPGA 8051 單片機(jī) IP核

上傳時間： 2013-04-24

上傳用戶：1417818867
基于ARM核的AHBUSB20接口ASIC設(shè)計(jì)

USB2．0接口和基于ARM核的SOC系統(tǒng)的應(yīng)用已經(jīng)非常廣泛，特別在電子消費(fèi)類領(lǐng)域。包含USB2,0接口的ARM系統(tǒng)則更是市場的需求。本文介紹一種基于ARM核的USB2,0接口IP(AHB_USB2.0)的設(shè)計(jì)，主要對其中的串行接口引擎(SIE)的設(shè)計(jì)進(jìn)行討論。該 AHB_USB2.0 IP核支持USB2.0協(xié)議，并兼容USB1.1協(xié)議；支持AMBA2.0協(xié)議和UTMI 1.05協(xié)議。該IP核一側(cè)通過UTMI接口或ULPI接口的PHY與USB2.0主機(jī)端進(jìn)行通信；另一側(cè)則通過AHB總線與ARM相連。 AHB_USB2.0 IP核在硬件上分為三個大模塊：ULPI模塊(ULPI)、串行接口引擎(SIE)模塊和AHB總線接口模塊(AHB)。ULPI模塊實(shí)現(xiàn)了UTMI接口轉(zhuǎn)ULPI接口。串行接口引擎(SIE)模塊為USB2.0的數(shù)據(jù)鏈路層協(xié)議處理模塊，為整個IP核的核心部分，進(jìn)一步分為四個子模塊——GLC(全局控制模塊)，PIE(PHY接口處理引擎)，SIF(系統(tǒng)接口邏輯)和EPB(端點(diǎn)緩沖模塊)。GLC模塊負(fù)責(zé)整個IP的復(fù)位控制，IP時鐘的開關(guān)提示等；PIE模塊負(fù)責(zé)處理USB的事務(wù)級傳輸，包括組包解包等；SIF模塊負(fù)責(zé)協(xié)議相關(guān)寄存器組和端點(diǎn)緩沖區(qū)的讀寫，跨時鐘域信號的處理和PIE所需的控制信號的產(chǎn)生；AHB模塊負(fù)責(zé)IP核與ARM通信和DMA功能的實(shí)現(xiàn)。該IP核的軟件設(shè)計(jì)遵循USB協(xié)議，Bulk Only協(xié)議和UFI協(xié)議，由外掛ARM實(shí)現(xiàn)USB設(shè)備命令和UFI命令的解析，并執(zhí)行相應(yīng)的操作。設(shè)計(jì)了IP核與ARM之間的多種數(shù)據(jù)傳輸方法，通過軟件實(shí)現(xiàn)常規(guī)數(shù)據(jù)讀寫訪問、內(nèi)部DMA或外部DMA等多種方式的切換。本IP已經(jīng)通過EDA驗(yàn)證和FPGA測試，并且已經(jīng)在內(nèi)嵌ARM核的FPGA系統(tǒng)上實(shí)現(xiàn)了多個U盤。這個FPGA系統(tǒng)的正確工作，證明了AHB_USB2.01P核設(shè)計(jì)是正確的。

標(biāo)簽： AHBUSB ASIC ARM 20

上傳時間： 2013-05-17

上傳用戶：qqoqoqo
基于ARM核的USB2.0AHB接口IP主機(jī)端驅(qū)動程序的設(shè)計(jì)與實(shí)現(xiàn)

本論文以開發(fā)基于ARM核的USB2.0-AHB接口IP此項(xiàng)目為依托，致力于在Windows XP操作系統(tǒng)上使用DDK(Driver Development Kit)設(shè)計(jì)和開發(fā)一個基于WDM的主機(jī)端驅(qū)動程序。開發(fā)該驅(qū)動程序的目的是為了對該IP進(jìn)行FPGA測試以及配合設(shè)備端驅(qū)動程序的開發(fā)，該驅(qū)動程序能夠完成即插即用功能，塊傳輸，同步傳輸，控制傳輸以及對Flash的操作五項(xiàng)主要功能。論文首先介紹了基于WDM的USB驅(qū)動程序設(shè)計(jì)原理，其中包括了從結(jié)構(gòu)到通信流對USB主機(jī)系統(tǒng)的介紹，編寫WDM驅(qū)動程序的基礎(chǔ)理論(主要介紹了數(shù)個相關(guān)的重要概念、驅(qū)動程序的基本組成)，以及在開發(fā)對Flash操作的例程會使用到的Mass Storage類協(xié)議的簡要介紹。在介紹設(shè)計(jì)原理后，論文從總體的系統(tǒng)應(yīng)用環(huán)境和結(jié)構(gòu)薊數(shù)據(jù)傳輸、內(nèi)部模塊以及軟硬件體系結(jié)構(gòu)幾個方面簡要描述了該IP的系統(tǒng)設(shè)計(jì)。接著論文通過分析主機(jī)端驅(qū)動程序功能需求，提出了驅(qū)動程序的總體構(gòu)架以及分步式的設(shè)計(jì)流程，具體步驟是先實(shí)現(xiàn)驅(qū)動程序的正常加載以及基本PnP功能，然后實(shí)現(xiàn)塊傳輸、同步傳輸以及控制傳輸，最后完成對Flash操作例程的設(shè)計(jì)。隨后論文詳細(xì)闡述了對上述五項(xiàng)主要功能模塊的設(shè)計(jì)；其中對Flash操作例程的設(shè)計(jì)是難點(diǎn)，作者通過分析Bulk-Only協(xié)議和UFI命令規(guī)范，提出程序的詳細(xì)設(shè)計(jì)方案。論文最后簡要介紹了調(diào)試驅(qū)動程序的方法，以及驅(qū)動程序的測試內(nèi)容、部分測試結(jié)果以及測試結(jié)論。本論文研究對象為基于ARM核的USB2.0-AHB接口IP主機(jī)端驅(qū)動程序，因?yàn)槠溲芯恐黧w是一個基于WDM的主機(jī)端驅(qū)動程序，因此有其普遍性；但是它以開發(fā)基于ARM核的USB2.0-AHB接口IP這個項(xiàng)目為依托，其目的是為項(xiàng)目服務(wù)，因此它有其特殊性。它是一項(xiàng)既有普遍性又有特殊性的研究。

標(biāo)簽： ARM 2.0 AHB USB

上傳時間： 2013-05-19

上傳用戶：2007yqing
基于ARM核的熱釋電紅外測溫儀的研制

熱釋電紅外測溫儀是一種利用物體熱釋電效應(yīng)而制成的新型紅外測溫儀器，它以黑體輻射定律作為理論基礎(chǔ)，是光學(xué)理論和微電子學(xué)綜合發(fā)展的產(chǎn)物。與傳統(tǒng)的測溫方式相比，具有響應(yīng)時間短、非接觸、不干擾被測溫場、使用壽命長、操作方便等一系列優(yōu)點(diǎn)。本文詳細(xì)介紹了熱釋電紅外測溫儀測溫的基本原理和實(shí)現(xiàn)方法，以熱釋電紅外測溫儀現(xiàn)階段的技術(shù)作為參考，提出并研制了一種基于ARM內(nèi)核的高性能的嵌入式微處理器的熱釋電紅外測溫系統(tǒng)。詳細(xì)介紹了該系統(tǒng)的構(gòu)成和實(shí)現(xiàn)方式，給出了硬件原理圖和軟件的設(shè)計(jì)流程圖。文中還對影響熱釋電紅外測溫儀測溫精度的因素和軟硬件的相關(guān)設(shè)計(jì)做了詳細(xì)的分析，并采取了相應(yīng)措施，本文主要做了以下工作：闡述了紅外測溫儀的發(fā)展現(xiàn)狀和分類，并指出了本文的研究意義：闡述了熱釋電紅外測溫儀的原理，并對目前紅外測溫儀的幾種方案的優(yōu)缺點(diǎn)進(jìn)行了詳細(xì)的介紹：對ARM核微處理器作了詳細(xì)的介紹，并對本文用到的ARM核芯片LPC2132的功能特點(diǎn)和結(jié)構(gòu)做了詳細(xì)的介紹；詳細(xì)分析了系統(tǒng)的功能要求，提出了總體設(shè)計(jì)方案，并在此基礎(chǔ)上進(jìn)行了系統(tǒng)的硬件設(shè)計(jì)，對每個部分所完成的功能和設(shè)計(jì)思路作了說明；介紹了系統(tǒng)的軟件設(shè)計(jì)，以流程圖的方式介紹了各個功能的具體實(shí)現(xiàn)；對影響紅外測溫儀的測溫誤差的因素進(jìn)行了分析，對系統(tǒng)中出現(xiàn)的軟硬件干擾問題做了相應(yīng)的抗干擾措施；為本文研究的主要結(jié)論，對系統(tǒng)的進(jìn)一步的研究工作進(jìn)行了展望。

標(biāo)簽： ARM 熱釋電紅外測溫儀的研制

上傳時間： 2013-07-06

上傳用戶：kkchan200
基于ARM核嵌入式系統(tǒng)的AES算法優(yōu)化

本文從AES的算法原理和基于ARM核嵌入式系統(tǒng)的開發(fā)著手，研究了AES算法的設(shè)計(jì)原則、數(shù)學(xué)知識、整體結(jié)構(gòu)、算法描述以及AES存住的優(yōu)點(diǎn)利局限性。針對ARM核的體系結(jié)構(gòu)及特點(diǎn)，對AES算法進(jìn)行了優(yōu)化設(shè)計(jì)，提出了從AES算法本身和其結(jié)構(gòu)兩個方面進(jìn)行優(yōu)化的方法，在算法本身優(yōu)化方面是把加密模塊中的字節(jié)替換運(yùn)算、列混合運(yùn)算和解密模塊中的逆列混合運(yùn)算中原來的復(fù)雜的運(yùn)算分別轉(zhuǎn)換為簡單的循環(huán)移位、乘和異或運(yùn)算。在算法結(jié)構(gòu)優(yōu)化方面是在輸入輸山接口上采用了4個32位的寄存器對128bits數(shù)據(jù)進(jìn)行了并行輸入并行輸出的優(yōu)化設(shè)計(jì)；在密鑰擴(kuò)展上的優(yōu)化設(shè)計(jì)是采用內(nèi)部擴(kuò)展，即在進(jìn)行每一輪的運(yùn)算過程的同時算出下一輪的密鑰，并把下一輪的密鑰暫存在SRAM里，使得密鑰擴(kuò)展與加/解密運(yùn)算并行執(zhí)行；加密和解密優(yōu)化設(shè)計(jì)是將輪函數(shù)查表操作中的四個操作表查詢工作合并成一個操作表查詢工作，同時為了使加密代碼在解密代碼中可重用，節(jié)省硬件資源，在解密過程中采用了與加密相一致的過程順序。根據(jù)上述的優(yōu)化設(shè)計(jì)，基于ARM核嵌入式系統(tǒng)的ADS開發(fā)環(huán)境，提出了AES實(shí)現(xiàn)的軟硬件方案、AES加密模塊和解密模塊的實(shí)現(xiàn)方案以及測試方案，總結(jié)了基于ARM下的高效編程技巧及混合接口規(guī)則，在集成開發(fā)環(huán)境下對算法進(jìn)行了實(shí)現(xiàn)，分別得出了初始密鑰為128bits、192bits和256bits下的加密與解密的結(jié)果，并得劍了正確驗(yàn)證。在性能測試的過程中應(yīng)用編譯器的優(yōu)化選項(xiàng)和其它優(yōu)化技巧優(yōu)化了算法，使算法具有較高的加密速度。

標(biāo)簽： ARM AES 嵌入式系統(tǒng) 算法優(yōu)化

上傳時間： 2013-04-24

上傳用戶：liansi
基于FPGA的GPIB控制器的IP核設(shè)計(jì)

當(dāng)前，片上系統(tǒng)(SOC)已成為系統(tǒng)實(shí)現(xiàn)的主流技術(shù)。流片風(fēng)險(xiǎn)與費(fèi)用增加、上市時間壓力加大、產(chǎn)品功能愈加復(fù)雜等因素使得SOC產(chǎn)業(yè)逐漸劃分為IP提供者、SOC設(shè)計(jì)服務(wù)者和芯片集成者三個層次。SOC設(shè)計(jì)已走向基于IP集成的平臺設(shè)計(jì)階段，經(jīng)過嚴(yán)格驗(yàn)證質(zhì)量可靠的IP核成為SOC產(chǎn)業(yè)中的重要一環(huán)。 GPIB控制器芯片是組建自動測試系統(tǒng)的核心，在測試領(lǐng)域應(yīng)用廣泛。本人通過查閱大量的技術(shù)資料，分析了集成電路在國內(nèi)外發(fā)展的最新動態(tài)，提出了基于FPGA的自主知識產(chǎn)權(quán)的GPIB控制器IP核的設(shè)計(jì)和實(shí)現(xiàn)。本文首先討論了基于FPGA的GPIB控制器的背景意義，接著對FPGA開發(fā)所具備的基本知識作了簡要介紹。文中對GPIB總線進(jìn)行了簡單的描述，根據(jù)芯片設(shè)計(jì)的主要思想，重點(diǎn)在于論述怎樣用FPGA來實(shí)現(xiàn)IEEE-488.2協(xié)議，并詳細(xì)闡述了GPIB控制器的十種接口功能及其狀態(tài)機(jī)的IP核實(shí)現(xiàn)。同時，對數(shù)據(jù)通路也進(jìn)行了較為細(xì)致的說明。在設(shè)計(jì)的時候采用基于模塊化設(shè)計(jì)思想，用VerilogHDL語言完成各模塊功能描述，通過Synplifv軟件的綜合，用Modelsim對設(shè)計(jì)進(jìn)行了前、后仿真。最后利用生成的模塊符號采取類似畫電路圖的方法完成整個系統(tǒng)芯片的lP軟核設(shè)計(jì)，并用EDA工具下載到了FPGA上。為了更好地驗(yàn)證設(shè)計(jì)思想，借助EDA工具對GPIB控制器的工作狀態(tài)進(jìn)行了軟件仿真，給出仿真結(jié)果，仿真波形驗(yàn)證了GPIB控制器的工作符合預(yù)想。最后，本文對基于FPGA的GPIB控制器的IP核設(shè)計(jì)過程進(jìn)行了總結(jié)，展望了當(dāng)前GPIB控制器設(shè)計(jì)的發(fā)展趨勢，指出了開展進(jìn)一步研究需要做的工作。

標(biāo)簽： FPGA GPIB 控制器 IP核

上傳時間： 2013-04-24

上傳用戶：rockjablew
雷達(dá)信號處理在FPGA中的IP核

隨著雷達(dá)信號處理技術(shù)的不斷發(fā)展，通用化、系統(tǒng)化、模塊化的設(shè)計(jì)標(biāo)準(zhǔn)日益受到人們的重視，而FPGA和可復(fù)用IP核技術(shù)的發(fā)展使之成為可能。文中從三個方面進(jìn)行IP內(nèi)核的開發(fā)，一是采用硬件描述語言實(shí)現(xiàn)雷達(dá)信號處理IP核設(shè)計(jì)；二...

標(biāo)簽： FPGA 雷達(dá)信號處理 IP核

上傳時間： 2013-05-21

上傳用戶：tccc